高速DAC在數據廣播的作用

導語：高速DAC在數據廣播的作用一文來源于網友上傳，不代表本站觀點，若需要原創文章可咨詢客服老師，歡迎參考。

摘要：數據廣播分發系統能夠將衛星有效數據廣播分發給地面接收設備，實現衛星覆蓋范圍內所有用戶終端數據傳輸。目前常用數據廣播分發設備采用傳統應答機設計思路，信息處理流程為先低中頻調制再進行上變頻濾波及放大后輸出，產品功耗和體積較大，不能滿足衛星小型化和輕量化需求。采用基于高速dac平臺的數據廣播設備利用軟件無線電的思想，可實現S波段直接擴頻調制和輸出，取消傳統設備的上變頻處理，從而更加方便實現產品的小型化和輕量化。

關鍵詞：高速DAC；數據廣播分發；電路設計

數據廣播分發系統能夠將衛星提取精確目標信息和定位信息廣播傳輸給覆蓋范圍內的地面設備，具有覆蓋范圍廣，不受天氣影響等優勢，在防災減災、應急救援等方面發揮重要的作用。傳統廣播分發設備采用應答機設計思路，采用低中頻調制再進行上變頻的方案，單機信息處理流程詳見圖1所示。整個單機信息流程處理較復雜，不利于單機的小型化和輕量化[1]。

1設計方案

為了優化產品的信息流程，圖2給出了一種基于高速（Dig-ital-to-AnalogConverter，DAC）的數據廣播分發設備的架構，采用軟件無線電數字射頻化方案，直接實現S頻段信號輸出。通過FPGA對接收到的完成空幀填充、經RS編碼交織、加擾、擴頻調制、濾波、QPSK調制、經高速DAC產生S頻段射頻信號f0，射頻信號經濾波、放大隔離后輸出。采用該種方案，利用數字調制及高速數模轉換技術，直接實現S頻段廣播分發射頻信號，去掉不必要的射頻變頻處理等流程，從而減輕單機的體積和重量，滿足衛星小型化、輕量化的需求編碼調制模塊是廣播分發設備的核心，包括SRAM型FPGA、高速數模轉換芯片（DAC）、BALUN、濾波器、溫補放大電路、隔離電路，具體如圖3所示。編碼調制模塊FPGA主要完成指令接收處理、時鐘生成與監控、數據自發與接收、幀頭判斷、RS信道編碼與星座映射、多速率成型濾波，數字擴頻調制、數據輸出，高速數模轉換芯片將數字調制信號轉換為射頻調制信號后輸出。

2高速DAC選型

高速數模轉換（DAC）芯片是將數字信號轉換為模擬信號輸出，實現數字調制的關鍵。其基本的原理框圖如下圖所示，主要由基準電壓、比例網絡、二進制開關和輸出放大器等4部分組成[2]。N位并行輸入信號（bN-1，bN-2，....b1，b0）經過數模轉換器為模擬輸出電壓V0，基準電壓為Vr，輸入信號與輸出電壓V0關系如下所示：理想的高速DAC隨著輸入二進制信號的不斷變化，模擬輸出量也等間距變化，并且精度可以完全無限高，誤差為零。由于實際實現的難度比較大，高速DAC不可能達到這種效果。因此在實際選型過程中，通過一些參數來衡量DAC芯片的性能[2]。在實際芯片選型過程中常常根據分辨率、采樣率、微分非線性誤差（DifferentialNonlinearityError,DNL）、積分非線性誤差（IntegralNonlinearityError，INL）、無雜散動態范圍（Spour-iousFreeDynamicRange,SFDR）等參數展開。（1）分辨率DAC的分辨率衡量DAC輸出信號分辨率的重要參數，也表示器件能處理的數字信號的位數。（2）采樣率DAC的采樣率是指器件的最大采樣頻率。（3）增益誤差實際DAC芯片輸入輸出特性曲線與理想器件曲線的斜率是不同的，存在一定的偏差，增益誤差就是兩者的偏差。（4）微分非線性誤差微分非線性誤差表示任意兩個相鄰數字信號之間經DAC轉換后輸出模擬信號的差值與理想DAC輸出信號的差值的差值，單位是LSB[3]。（5）積分非線性誤差積分非線性誤差是輸入的數字信號經實際DAC轉換為相應的模擬信號與經理想DAC轉換輸出信號的差值，單位為LSB[3]。（6）無雜散動態范圍實際的DAC器件輸出的信號不只包含有用信號，同時包含噪聲、諧波失真、互調失真等，通常采用無雜散動態范圍（SFDR）來衡量。SFDR表示輸出的雜散分量干擾基正常信號或者導致正常信號失真之前可用的動態范圍[4-5]。為了實現S頻段擴頻調制信號的輸出，并同時考慮到星載產品應用，硬件實現上采用的是E2V高速DAC芯片EV10DS10130A，器件的轉換速率為3Gsps，分辨率為10位，綜合了4:1或者2:1的多路轉接器，該器件可根據工作的奈奎斯特域（Nyquistzone）具有不同的輸出模式—RTZ、NRZ、NRTZ、RF—最高輸出帶寬可達6GHz，滿足直接S頻段射頻調制信號的輸出。該器件主要技術指標見表1所示，其簡化功能框圖如圖5所示。

3原理分析

廣播分發數據送入SRAM型FPGA對其進行編碼、擴頻調制、濾波后輸出至高速DAC。FPGA輸出數據為載波fL=f0±BW/2的帶通信號，其中，載波頻率f0=fs/4，BW為輸出擴頻信號的帶寬。根據傅里葉變換可知，帶通信號頻譜如圖6所示。斜網絡正頻率部分為我們所需要的正常頻譜，豎網絡負頻率部分為表1現象中的翻轉頻譜，它與原頻譜是實數共軛信號關系，兩者成對出現，且以0Hz為軸對稱關系。高速DAC主要實現帶通信號采樣定理，完成數字信號到模擬調制信號的轉換，假設芯片的采樣頻率fs，根據采樣定理，調制輸出模擬信號頻譜以fs/2為區間進行等分，這些區域稱為奈奎斯特域。由上圖，基帶信號在0±BW/2處，通過中頻調制、數模轉換后會將原始信號搬移至fs±BW/2、2fs±BW/2等多處，每個奈奎斯特區域間的信號與相鄰區域成鏡像翻轉關系。因此合理的設置采用率、利用插值和抽取濾波技術，可直接實現S頻段調制信號的直接輸出。

4詳細設計方案

編碼調制FPGA是廣播分發設備的核心與關鍵，實現了數據編碼、加擾、擴頻調制、多速率輸出，是實現直接射頻輸出的基礎，其詳細數據處理流程如圖8所示，主要完成指令接收處理、時鐘生成與監控、數據自發與接收、幀頭判斷、RS信道編碼與星座映射、多速率成型濾波，數字擴頻調制、數據輸出，高速數模轉換芯片將數字調制信號轉換為射頻調制信號后輸出。指令接收處理模塊主要是接收遙控指令，可根據指令分別實現多種速率的廣播分發模式；時鐘生成與監控模塊在不同工作模式下對時鐘進行不同選擇，并將所有時鐘信號均映射到FPGA的高速布線網絡上。數據自發與接收模塊是程序內部可根據指令進行外、內部數據源的切換，內部碼元使用PN31數據，FPGA接收從加密模塊輸出的高速數傳通道數據流，進行數據采集并切換到內部時鐘域；信道編碼模塊實現數據的交織、RS編碼、加擾和卷積編碼，擴頻通過數據和偽碼進行模2和（即異或）實現，I、Q兩路數據分別擴頻，擴頻后的信號串行輸出。寄存器A產生m序列m1，寄存器B產生m序列m2，；生成的GOLD碼直接與編碼、加擾后數據進行異或實現擴頻。最后數據經映射、濾波和調制后輸出至高速DAC。

5實現驗證

采用該種方案，新數據廣播分發設備直接減少了射頻變頻流程，單機由3個子模塊組成，本體尺寸為減少為160mm×120mm×80，單機重量僅為1.5Kg。采用數據廣播分發數據接收設備對數據進行接收測試，星座圖正常，數據鎖定正常，解調、解碼正常，詳細測試圖片見圖9所示。

參考文獻：

[1]趙東亮等.高速數模轉換芯片DAC5682在3G數字中頻發射機中的應用[J].通信技術,2009(7).

[2]楊鑫波.12位高速DAC關鍵電路的研究與設計[D].合肥:合肥工業大學,2013.

[3]鄭思喆.12位100MSPS高速2DAC設計[D].大連:大連理工大學,2008.

[4]張晉.高速DAC與正交調制器接口電路設計[J].雷達與對抗,2013(12).

[5]孔瀛等.一種16位高速數模轉換器（DAC）的設計與實現[J].微電子學與計算機,2011(6).

作者：郝廣凱 陸格格章玉珠 芮濤 朱英瑋 單位：上海航天電子技術研究所