集成電路原理與設計范文

導語：如何才能寫好一篇集成電路原理與設計，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公文云整理的十篇范文，供你借鑒。

篇1

關鍵詞： 電源傳輸完整性; 優選器件; 電源評估; 平面電容; 電源仿真

中圖分類號： TN710?34 文獻標識碼： A 文章編號： 1004?373X（2015）02?0132?05

Design process of hardware circuit based on PDN theory

REN Bing?yu

（GRG Banking Equipment Co.， Ltd.， Guangzhou 510663， China）

Abstract： Based on the power delivery network （PDN） theory， the detailed design process of hardware circuit is described. Difference from general circuit design method， PDN design process can greatly improve the hardware integration and effectively reduce the total number of components by establishment of preferred component list， power evaluation， plane capacitor construction， power supply simulation and construction of power frequency impedance simulation curves. The power supply integration test executed by professional tester proves that the hardware circuit designed by PDN can effectively limit the ripple， noise and other electric performance parameters， and resistor and capacitor on one board can be decreased by 30%. The products can fully meet hardware requirements of telecom servers.

Keyword： PDN; PPL; power supply evaluation; plane capacitor; power supply simulation

0 引 言

21世紀以來，隨著科技地不斷發展，電子產品在功能、性能等方面得到了長足的發展。伴隨而來的是電子產品系統復雜、加工工藝難度增大、產品成本提升、單板故障率上升等問題，直接影響消費者的正常使用和公司的信譽。

目前單板電源設計的流程通常是確定好主芯片及其他用電芯片的輸入輸出電壓/電流，按照分支派生的方式標示電源架構，匯總出產品所需的總功耗，確定供電芯片的型號和性能參數就開始設計電路中的電源。為了降低設計風險，設計人員通常采用電源芯片供應商推薦的參考電路來設計電源電路，經過簡單加工測試驗證無問題后即投放市場。這種電源設計方式看似沒有重大設計風險，但實際上卻存在很多隱患，無法滿足精細化設計的要求，會造成極大的設計冗余，導致產品升級換代困難，加大分析電路故障原因的難度，降低了產品實際效率，提高了產品的開發、生產和售后維護成本。本文從科學設計電路的角度出發，引導硬件工程師在充分理解單板芯片的實際電源需求后，通過正確評估電源需求、理清優選阻容器件、優化平面電容和層疊電容等設計方法，設計出高品質、高集成度的優秀電子產品。

1 優選阻容器件

在單板開發設計過程中，硬件工程師使用最多的器件就是電容和電阻，電阻主要有限流、分壓、調節芯片驅動、限定電平輸入輸出、調整負載等作用;電容通常應用于隔直、耦合、濾波、穩壓、諧振等設計。阻容的器件原理和應用范圍很明確，但為了縮短產品的交付進度，設計人員通常在電源設計上采取粗放型理念，對阻容器件的選擇缺少必要的科學管控。為保證無開發風險，設計人員大多直接應用芯片器件手冊上推薦的環路設計，增加了芯片間冗余設計。這種不規范選取阻容器件的現象會導致板上阻容器件的種類數、器件總數被人為增加，提高了制造、倉儲、維修等生產部門的運營難度，同時冗余設計會引起電路設計的不穩定性和不確定性，引入噪聲、諧振、串擾、功耗上升等問題。故此，需要設計人員在設計前就必須徹底理清整個單板的系統架構，明確阻容器件的功能，通過電路仿真和實際測試結果來指導正確的硬件電路設計，否則無法正確完成產品開發設計[1]。

為保證電源穩定性，在設計芯片環路的時候都會給留有一定的余量，設計的余量與功耗評估、器件精度、電源仿真都存在關系。實際應用的阻容器件與標稱的理論值存在一定偏差，阻容器件標稱值與實際值的偏差稱為誤差，器件允許的偏差范圍稱為精度。電容精度等級與允許誤差對應關系通常為：超穩定級（I類）的介質材料為NPO，精度通常為1%;穩定級（Ⅱ類）的介質材料為X7R，精度通常為5%;能用級（Ⅲ類）的介質材料Y5V，精度較低，不建議使用。在考慮通流和功耗的前提下，目前電阻精度主要是1%及5%兩種。

在實際設計過程中，建議設計人員選擇精度高（1%）的阻容器件。使用高精度的阻容器件可以準確控制硬件電路的功耗、電流、頻率、紋波、噪聲等電氣特性，有效控制單板穩定性。為了降低單板阻容器件的種類數，應該參照以下規則：電阻按照E12原則（10、12 、15 、18、 22 、27 、33 、39 、47 、56、 68、 82作為基數）來選擇器件，電容按照E3原則（10、22、47作為基數）來選擇器件。這些是設計中經常用到的阻容值，以上述阻容值作為基數可以滿足電路設計中90%的阻容需求。如果芯片要求特殊阻容值，可以通過串并聯的方式實現所需阻容值，可以有效地控制環路的阻抗匹配、驅動調節、紋波控制等電氣特性。

選用高精度阻容阻容器件，建立優選阻容器件表PPL，就可以在保證所有單板開發質量的前提下，最大程度約束器件選擇的種類數，實現器件編碼的歸一化，提高單板阻容器件的簡潔度。

2 電源評估

設計人員選用一個芯片，需要明確芯片最大的應用能力，即芯片管腳最大工作電流和目標工作頻率，理清芯片最大動態電流和設計所需的負載頻率范圍，約束trace走線分布來指導power rail的設計并選取適合的電容。控制電源穩定性最重要的兩個環節就是阻抗匹配和頻率響應，設計電路的時候會仿真出一個最優通路的理想電路模型。理想電路要求在電路頻率變化范圍中走線鏈路阻抗是固定的，設計出的實際電路也要滿足這個特性，要求設計出的阻抗頻率特性曲線與理想電路阻抗頻率曲線接近，甚至一致。

以某網卡芯片為例，通過查詢器件手冊得出芯片在不同工作狀態下的最大電流如下。

表1 某網卡芯片工作狀態功耗表

通過表1知道網卡工作在1 000 Mb/s傳輸速率，從Active狀態到Idle狀態時候會產生最大的功耗變化，網卡實際工作中最大的電流變化是從Active狀態向Idle 狀態切換過程中發生的。網卡在這兩個狀態之前切換時候產生最大數據量變動，過大的數據量變化會產生額外的工作損耗。從芯片手冊上可以得知Active狀態到Idle狀態的工作電流變化為570 mA，由此可以計算得出網卡在1 000 Mb/s link狀態下從Active轉向Idle時的Transient Current百分比，即動態電流變化率[Istep]為570 mA。由表1可以看出，該網卡芯片在不同工作狀態下的功耗是不同的，相同電平下的工作電流不同。這是由于芯片高速信號傳輸引起傳輸線及傳輸介質產生阻尼效應，內部工作頻率提升導致芯片管腳輸出功耗上升。信號傳輸是通過數據線中電平高低變化來實現的，不同電氣接口對于高低電平的閾值也是有嚴格要求的，為保證信號能夠在準確的數值下傳輸，需要確保芯片管腳上的信號在相同或不同的工作狀態下都能有穩定的電平輸出。這就需要我們充分理解芯片的工作原理及產生功耗的原理后，提供最優的電路來保證整個環路的穩定性[5]。

特征阻抗[Ztarget]可以通過以下公式得到：

[Ztarget=ΔVΔI=Vmax?ΔVrippleImax?ΔItransient] （1）

式中[ΔVripple]為電壓紋波要求，通常為1%～3%，[ΔItransient]為電流有效傳輸效率，根據電源不同的設計方式和信號工作頻率，可以選擇10%～90%作為電流傳輸效率。

芯片都是在不同狀態之間進行工作的，管腳不可能一直保持工作在100%的工作狀態，這就導致實際輸出的電流不會一直處于峰值電流，而是最大值的一部分。對于對工作狀態沒有約束且工作頻率超過100 MHz的芯片，對電流傳輸效率Transient Current百分比可以選擇最大的90%。芯片的最大工作電流可以通過查找器件手冊得到，里面詳細介紹芯片所有的工作狀態及對應的工作電流，得出芯片在不同狀態下的最大功耗。在此基礎上，聯系芯片實際工作中可能出現的狀態變遷方式，計算出最大的動態電流變化率，即電流有效傳輸效率[ΔItransient]。

通過查看器件手冊得到芯片管腳的工作頻率作為目標頻率[Ftarget]，超過[Ftarget]范圍的信號都不必要處理。這是因為受到阻抗特性約束，這部分超出[Ftarget]的信號是無效的，故此不會產生損耗。芯片的目標頻率通常在器件手冊中沒有涉及，可以直接向供應商詢問。如果廠商無法給出芯片的目標頻率可以憑借經驗來推測：首先明確芯片消耗電源的模塊類型，通過模塊類型對比給出不同模塊的典型頻率，在結合芯片實際工作情況，找出所需要的目標頻率[Ftarget]。

通常以I/O電源80 MHz，core電源50 MHz作為標準基準頻率。將[Ftarget]帶入計算表格，得出所有需要分析的對象和仿真波形，完成電源評估工作。

3 平面電容

經過實際測試，發現每個芯片的I/O管腳都無法按照理論模型構建硬件電路，即直接通過芯片管腳與PCB板上銅箔pad相連接，不會產生任何額外的電氣特性。如圖1所示，在芯片I/O管腳與PCB相連的地方都會產生寄生電容，當I/O管腳輸出高電平時，相連部分上的寄生電容開始放電，如果管腳周圍沒有補償電容給管腳寄生電容及時充電，該I/O管腳上電平就會出現跌落。

<E：＼王芳＼現代電子技術201502＼Image＼17t1.tif>

圖1 芯片I/O管腳實際等效示意圖

芯片廠商通常會在實際封裝中添加一部分[Cpkg]用于給寄生電容充電，但是由于容值過小，充電效果并不理想。芯片外部放置的鉭電容存在走線過長、層疊干擾及寄生電感的原因，更是難以給芯片I/O管腳上的寄生電容及時充電，所以我們要利用PCB來構建出如圖2所示的等效平面電容[Cpcb]。

<E：＼王芳＼現代電子技術201502＼Image＼17t2.tif>

圖2 理想PCB平面電容示意圖

平面電容是利用PCB疊層的電源層和地層之間構造的電容效用而形成的。這種平面電容的容值通常比較小（pF級），可以用于濾除高速信號產生的高頻噪聲，同時由于離芯片管腳最近，可以最迅速有效地為芯片管腳上的寄生電容充電。在芯片周圍擺放濾波電容不能有效濾除高頻噪聲的原因就在于即使容值很小的濾波電容也只能濾除100 MHz以下的噪聲，而對于超過200 MHz的噪聲就不能有效濾除。以10 nF電容為例，按照電容阻抗特征曲線所示，只能有效濾除50 MHz左右的噪聲。如果再放置pF級的電容會顯得冗余，且電容本身的ESR和ESL會引入高頻諧振的問題。

綜合考慮，建議可以利用平面電容來對管腳寄生電容完成充電和高頻濾波[2]。電容頻率阻抗曲線如圖3所示。

3.1 估算平面電容值

平面電容值需要依據芯片管腳和對應傳輸線上的寄生電容值來完成評估。通過芯片I/O管腳的寄生電容[Cio]以及芯片的I/O管腳數量得出芯片I/O管腳生成的總寄生電容大小。一般情況下，PCB微帶層每inch單端傳輸線（特征匹配阻抗為50 Ω）上的寄生電容為3.5 pF。以一組32位的傳輸線為例，傳輸線走線長度為6 inch，管腳寄生電容[Cio]為2 pF，可以推算出芯片管腳總寄生電容[Cswl]=（3.5 pF/inch×6 inch+2 pF）×32=736 pF。按照設計要求電源的紋波為2%，綜上條件就得到了所需要的平面電容[Cp]為36.8 nF。

<E：＼王芳＼現代電子技術201502＼Image＼17t3.tif>

圖3 電容頻率阻抗曲線圖

當然，這里還提供了一種簡易評估平面電容的方法，即忽略管腳上的寄生電容。同樣以上述32位傳輸線為例，[Cswl]=3.5 pF/inch×6 inch×32=672 pF，電源紋波同樣要求為2%，得到平面電容為33.6 nF。這樣計算得到的[Cp]與理論值存在一定偏差，不是很準確，但管腳上的寄生電容可以通過芯片封裝上的[Cpkg]進行部分補償，可以滿足實際應用的補充效果，故此不會產生很大的影響[3]。平面電容的布局由于需要考慮分層和跨層分布，實際上應用的平面電容要比計算得到電容多。根據資料和實際測量，實際布局的平面電容[Ccomp]和理論的平面電容[Cp]二者的比例應該是5～10倍之間，通常選用選取為8，即[Ccomp]=[Cp]×8。由此可以得到芯片實際需要補償平面電容值為[Ccomp]=36.8 nF×8=294.4 nF。

3.2 構建平面電容

按照上面介紹的方法，通過計算得出芯片管腳需要補償的電容值，下一步就要確認如何構建平面電容。PCB是由銅皮和綠油組成，PCB板上所有的電源和信號都需要通過銅皮完成布局和傳輸，故此確認并合理地分布銅皮就能決定如何構建最適宜的平面電容。

如式（1）所示，銅皮的估算方式可以按照業界通用的公式：

[CPCB=E×Er×L×WT] （2）

式中：E=0.224 9×[10-12] F/inch，[Er]=3.8～4.2 （FR406材質PCB吸收），L為走線長（inch），W為線寬（inch），T為銅厚。

在設計初期就已經確定了PCB的層疊間距、材質、走線距離、線寬和銅皮厚度等參數，可以根據式（2）評估出實際設計需要銅皮數量，由此構建PCB銅皮布局，即構建平面電容。構建PCB平面電容需要經過電路原理仿真、PCB信號仿真和電源仿真評測后方可落實。電源層和地層必須有效區分，原則上相同電平值的模擬和數字電源也需要單獨隔離，數字地和模擬地也需要隔離開。處理高速信號時，需要注意信號參考的電源平面或地平面布局需要盡量精簡，電源層平面和地層平面盡可能的靠近并對稱均勻布局，形成近似差分耦合電容的布局。這是由于提供給高速信號做參考層的電源平面和地平面在實際應用的時候會附生一個很小的寄生阻抗（大致20 mΩ），為保證電平穩定，通過這種緊急對稱布局來有效抵消寄生阻抗引起的電平跌落，而且可以有效抵消一部分電源紋波和噪聲的干擾[4]。

3.3 應用實例

以一片單板為例，首先確定單板上工作時鐘頻率在100 MHz以上的單端信號，以表格的形式列對應的芯片器件名稱、接口類型、工作頻率以及器件個數，再列出接口的個數、單個接口的負載電容以及接口工作電壓，按照列出的信息，參照本文提供式（1）計算出該關鍵I/O管腳需要補償的電容值，構建平面電容。以Intel 82599網卡芯片為例，通過查閱廠家技術手冊列出信號對應的電源網表名、電壓、紋波等信息，繪制出表2，用于指導下一步設計。

表2 某單板的管腳信息表

通過查看芯片手冊，得知芯片內部時鐘主頻為100 MHz，可以倍頻至2.5 GHz，即[Ftarget]為2.5 GHz。管腳最大電流為3.5 A，應用VCCP的管腳都為高速信號，需要使用high speed模型分析：電壓紋波要求1%，電流傳輸效率90%。

通過公式（1）所需要的平面電容值為[Cp=（3.5 pF/inch×15 inch+2 pF）×321%=174.4 nF]，即可規劃出平面補償電容。通過式（2）得到，[Ztarget=1.1×1%3.5×90%=3.492 mΩ]。再使用文中介紹的電源評估方式，繪制出如圖4所示的[Ftarget]與[Ztarget]曲線，依靠曲線協助評估出所需要的最優環路。

<E：＼王芳＼現代電子技術201502＼Image＼17t4.tif>

圖4 [Ftarget]與[Ztarget]仿真曲線

經過電源評估、構建平面電容和頻率阻抗特征曲線后，可以設計符合芯片管腳電氣需求的最優電路。如圖5所示，通過泰克示波器TDS3012B量測信號噪聲發現，采用PDN設計理念優化的電路可以有效抑制噪聲。

<E：＼王芳＼現代電子技術201502＼Image＼17t5.tif>

圖5 PDN設計前后電路噪聲測試結果

4 結 語

本文通過原理分析和實例講解來介紹一種基于PDN原理設計硬件電路的方法。PDN可以有效指導硬件工程師在充分掌握芯片實際工作狀態信息后，精確地設計電路、優化阻容選型，提升電路開發效率，解決冗余設計造成的干擾問題，提高單板簡潔度，提升產品品質。同時，通過PDN原理來指導硬件電路設計的方法，已被愛立信、華為等電信業公司廣泛接受、應用和推廣。

根據本人實際開發工作驗證，通過PDN原理設計電路的方法非常科學，采用PDN原理設計24 000 pin密集度的服務器單板，可以有效降低阻容器件種類數和總數各30%，降低原材料、加工成本和工藝制程成本12.5 RMB/pcs，提升生產直通率0.5%，改動前后的效果十分明顯。

本文在以下方面有所創新：

（1） 提出PDN設計理念，規范電路設計流程，能有效指導硬件工程師充分理解芯片的技術規格，設計出最優電路;

（2） 建立優選器件表，規范阻容器件種類數和總數，提升產品質量和管控水平;

（3） 構建平面電容，繪制頻率阻抗曲線，指導硬件工程師設計理想硬件電路。

參考文獻

[1] 王殿超，鄭學仁.電路設計中元器件的使用可靠性[J].電子產品可靠性與環境試驗，2007，25（5）：8?11.

[2] 劉麗娟，楊兵初，倪蘭，等.PDN電源地平面去耦電容網絡設計[J].中南大學學報：自然科學版，2013（10）：4088?4094.

[3] 林文彥.阻抗規格對電路板設計、制造之影響[EB/OL]. [2010?09?02].http：///link？url=Rhyy3dKz_BPN14MggknesIEG4zyV4e8lhRxttj?6jDkPdqeVZ0vDe73umxNWWiZwZNt

De5i7DJhEGyvRbqwdj6HQqKr6TOivCZt4hPxvBQu.

[4] 顧艷麗，熊繼軍，焦新泉.長線傳輸的阻抗匹配設計[J].國外電子元器件，2008（10）：8?9.

篇2

關鍵詞：電子科學與技術；本科培養方案；課程設置；辦學特色

中圖分類號：G642.0 文獻標志碼：A 文章編號：1674-9324（2015）30-0070-02

21世紀被稱為信息時代，電子科學與技術在信息、能源、材料、航天、生命、環境、軍事和民用等科技領域將獲得更廣泛的應用，必然導致電子科學與技術產業的迅猛發展。這種產業化趨勢反過來對本專業的鞏固、深化、提高和發展起到積極的促進作用，也對人才的培養提出了更高的要求。因此，本文從人才的社會需求出發，結合我校實際情況，進行了本科專業培養方案的改革探索，并詳細介紹了培養方案的制定情況。

一、人才的社會需求情況

目前，我校電子科學與技術專業的本科畢業生主要面向長三角地區龐大的微電子、光電子、光伏和新能源行業，市場對專業人才的需求基本上是供不應求的。但是也應該注意到電子科學與技術產業的分布不均，分類較細，且發展變化較快。另外，電子科學與技術產業結構具有多樣性，既有勞動密集型的大型企業、大公司，更多的是小公司和小企業；既有國有企業和私營企業，更有合資、獨資的外企。因此，社會需求與本專業畢業生的供需矛盾還會繼續存在。

二、專業的培養目標和定位

本專業培養具備微電子、光電子領域的寬厚專業基礎知識，熟練實驗技能，能掌握電子材料、電子器件、微電子和光電子系統的新工藝、新技術研究開發和設計技能，有較強的工程實踐能力，能夠在該領域從事各種電子材料、元器件、光電材料及器件、集成電路的設計、制造和相應的新產品、新技術、新工藝的研究、開發和管理工作工程技術人才。并且結合我校“大工程觀”人才培養特色，依據“卓越工程師”教育理念下工程技術型人才培養的原則，培養適應微電子和新興光電行業乃至區域社會經濟建設需求的工程技術型人才。

三、本科培養方案制定的思路

電子科學與技術專業培養方案參照工程教育認證的要求，以及專業下設微電子、光電子材料與器件兩個本科培養方向的思路制定。注重培養學生的專業基礎知識和實踐工程能力，使畢業生能滿足長三角地區微電子、光電子和新能源行業發展的需求。微電子方向的課程設置專注于電子材料與電子器件、集成電路與系統設計方面，光電子材料與器件方向則偏向于光電信息、光電材料與光電器件方面。

四、本科培養方案的改革探索

要實現電子科學與技術專業的培養目標，適應電子信息產業的不斷發展，并結合我校學科發展方向和特色，對電子科學與技術專業本科人才培養方案進行了研究，并對省內外幾所高校電子科學與技術專業的培養方案進行調研，最終形成了富有特色的電子科學與技術專業人才培養方案，主要內容如下：

1.培養方案的模塊化設計。在設計電子科學與技術專業本科培養方案的整體框架時，根據“加強基礎、拓寬專業、培養能力”和培養工程技術型人才的辦學理念下，專業培養方案分人文與社會科學、專業基礎和專業課三個模塊，下設微電子和光電子材料與器件兩個專業方向。學生在前兩年學習相同的課程，到大三時根據自己的興趣選擇專業方向，選修各自方向的專業課。由于兩個方向的不同培養要求，因此在專業基礎選修課、專業必修課和專業選修課方面設置限選模塊，每個專業方向必須修滿相應的學分才能畢業。

2.改革專業基礎課程。專業基礎課程是為專業課程奠定基礎，因此，在保留了原有電子信息類專業通常所開設的電子類課程外，增加了與專業相關的課程，如EDA技術、通信原理、數字信號處理、物理光學、應用光學、激光原理與技術等課程，刪減了原先與物理類相關的一些課程，如物理學史、原子物理、熱力學與統計物理學等，并刪減了一些計算機軟件類課程，如C++程序設計、計算機在材料科學中的應用等。專業基礎選修課程分方向限選模塊，兩個專業方向對應有不同的專業基礎選修課程。

3.優化專業課程。專業課程是整個專業教育中的主干部分，微電子方向的課程設置緊緊圍繞半導體和集成電路設計方向，開設有集成電路設計、微電子工藝原理與技術、工藝與器件可靠性分析、半導體測試技術、現代電子材料及元器件、集成電路工藝與器件模擬等課程。光電子材料與器件方向圍繞光電材料和光纖通信方向，開設光電子材料與器件、光電檢測原理與技術、太陽能電池原理與技術、光纖傳感原理與技術、光纖通信技術等課程。另外專業課程里面還設置有專業實驗，通過加強實驗環節，訓練學生的動手操作能力，增強學生的理論知識。

五、與省內外專業人才培養的區別

具有電子科學與技術專業的各大高校分布在不同的地區，服務于不同的區域經濟，這就要求專業學生的培養具有區域化、差異化。我們分析了杭州電子科技大學、浙江工業大學、蘇州大學、南京理工大學和徐州工程學院這五所不同地區、不同層次高校的電子科學與技術專業的培養方案。不僅使我們能學習到其他高校的先進辦學理念、合理的課程設置體系，也可以發現與其他高校之間的差異。具體表現為以下幾個方面：

1.專業定位。各個學校的電子科學與技術專業依據自身的師資力量、辦學條件、區域經濟要求確定專業的發展定位。杭州電子科技大學的電子科學與技術專業依托1個教育部重點實驗室、2個國家級實驗教學示范中心、3個省部級重點實驗室，人才培養定位于能從事電子元器件、電子電路乃至電子集成系統的設計和開發等方面工作的工程技術人才。浙江工業大學的電子科學與技術專業主要培養光通信、電子電路系統、集成電路設計等方面的人才。蘇州大學的電子科學與技術專業定位在培養能夠在電路與系統、集成電路與系統等領域從事各類系統級、板級和芯片級研發工作的高級工程技術人才。南京理工大學的電子科學與技術專業主要是突出光電技術和微電子與信息處理學科的交叉和融合，以光電成像探測理論與技術及微電子理論與技術為專業特色。徐州工程學院的電子科學與技術專業主要定位在培養能從事光電子材料與器件開發的工程技術人才。而我校的電子科學與技術專業定位于服務長三角地區半導體和新能源行業，培養能從事集成電路設計與開發、光電子材料與器件的研發等工作的工程技術人才。

2.課程體系。杭州電子科技大學的電子科學與技術專業培養學生設計、開發電子元器件、電子電路系統、電子集成系統的能力，在課程設置上開設了通信電子電路、EDA技術、薄膜物理與技術、電子材料與電子器件、電子系統設計與實踐、集成電路設計、嵌入式系統原理和應用、現代DSP技術及應用等專業課程。浙江工業大學的電子科學與技術專業培養學生設計、開發電子電路系統、集成電路系統的能力，開設了電路原理、模電數電、通信電子線路、集成電路設計、光纖通信原理、光網絡技術、數字信號處理等專業課程，以及電子線路CAD實驗、單片機綜合實驗、通信原理實驗、通信電子線路大型實驗、微電子基礎實驗、半導體器件仿真大型實驗、集成電路設計大型實驗等實驗類課程。蘇州大學的電子科學與技術專業培養學生設計與開發電路與系統、集成電路與系統，從事各類系統級、板級和芯片級研發工作的能力，開設了信號與系統、電磁場與電磁波、高頻電路設計與制作、電子線路CAD、CMOS模擬集成電路設計、VLSI設計基礎等專業課程，以及電子技術基礎實驗、信號與電路基礎實驗、電子線路實驗、電子系統綜合設計實驗等實驗類課程。南京理工大學培養學生從事光電子器件、光電系統和集成電路的設計、開發、應用的能力，開設了信號與系統、光學、光電信號處理、光輻射測量、光電子器件、光電成像技術、超大規模集成電路設計、光電子技術、顯示技術、光電檢測技術、數字圖像處理、半導體集成電路、集成電路測試技術、微電子技術、光電子線路、電視原理等專業課程。徐州工程學院的電子科學與技術專業培養學生設計與開發光電子材料與器件的能力，開設有信號與系統、光電子學、光電子技術、激光原理與技術、光伏材料等專業課程，以及模擬電路課程設計、數字電路課程設計、單片機原理課程設計等實踐性課程。我校的電子科學與技術專業主要培養學生集成電路設計、光電子材料與器件的設計與制備能力，開設有半導體物理學、半導體器件原理、MEMS技術、微電子工藝原理與技術、薄膜材料及制備技術、工藝與器件可靠性分析、集成電路工藝與器件模擬、EDA技術、通信原理、數字信號處理、光電子材料與器件、光電檢測原理與技術、太陽能電池原理與技術、光纖通信技術等專業課程，以及近代物理實驗、專業實驗等實驗類課程。

3.人才培養特色。杭州電子科技大學的電子科學與技術專業的人才培養特色是注重集成電路設計、系統集成方面能力的培養。浙江工業大學的人才培養注重光纖通信、集成電路設計方面能力的培養。蘇州大學的人才培養注重電路與系統設計、集成電路與系統設計方面能力的培養。南京理工大學的人才培養注重光電技術和微電子與信息處理學科的交叉和融合，以光電成像探測理論與技術及微電子理論與技術為專業特色。徐州工程學院的人才培養注重光電材料與器件方面能力的培養。我校的人才培養注重電子材料與電子器件的設計與開發、集成電路設計方面能力的培養。

參考文獻：

[1]陳鶴鳴，范紅，施偉華，徐寧.電子科學與技術本科人才培養方案的改革與探索[A]//電子高等教育年會2005年學術年會論文集[C].17-20.

篇3

關鍵詞： 大規模集成電路 集成電路制造工藝 教學內容

21世紀以來，信息產業已成為我國國民經濟發展的支柱產業之一，同時也是衡量一個國家科技發展水平和綜合國力的重要指標。超大規模集成電路技術是信息產業的重要基礎，而集成電路制造工藝又是超大規模集成電路的核心技術。因此，對集成電路工藝的優化和創新就成為提高信息產業綜合實力，增強國家科技競爭力的關鍵所在。近年來，盡管我國微電子技術不斷進步，但與微電子技術發達的國家相比，仍存在著相當大的差距。因此，要實現由集成電路生產制造大國向集成電路研發強國的轉變，就迫切需要培養一批高質量的超大規模集成電路工藝技術人才[1]，這也正是《集成電路工藝原理》這門課程所要實現的目標。

然而，目前《集成電路工藝原理》課程的教學效果并不理想[2]，[3]，究其根本原因在于該課程存在內容陳舊、知識點離散、概念抽象、目標不明確等不足[4]。同時，由于大部分普通高校沒有足夠的實驗設備和模擬仿真實驗平臺，無法使學生熟悉和掌握工藝儀器的操作，導致學生所學知識與實際應用嚴重脫鉤，甚至失去學習積極性，產生厭學情緒。為此，依據我院微電子專業本科生的教學情況，我詳細分析了教學過程中存在的問題，提出了改革方案。

一、目前教學中存在的問題

1.學習目標不明確。現有的教學內容往往采用先分別獨立講授單項加工工藝，待所有工藝全部講授完畢，再綜合利用所有工藝演示制作CMOS集成電路芯片的流程。這種教學模式會造成學生在前期的理論學習過程中目標不明確，無法掌握單項工藝在芯片加工中的作用，不能與實際器件加工進行對應，造成所學知識與實際應用嚴重錯位，降低了學生的學習積極性和主動性。

2.知識銜接性差。本課程的重點內容是集成電路工藝的物理基礎和基本原理，它涉及熱學、原子物理學、半導體物理等離子體物理、化學、流體力學等基礎學科，然而，大部分學生并未系統地學習過譬如等離子體物理、流體力學等課程，這就不可避免地造成了教學內容跨越性大的問題，無法實現知識的正常銜接，致使學生對基本概念和基本物理過程難以理解，從而影響學生的學習興趣。

3.課程內容抽象，不易理解。由于該課程的基本概念、物理原理和物理過程多而繁雜，再加上各種不同工藝之間的配合與銜接，導致內容抽象難懂。教師在課堂上按照常規講法，費時費力，學生對所講內容仍無法徹底理解，難以完成知識的遷移。

4.教學資源匱乏。現有教材中嚴重缺乏集成電路加工方法的可視化資料，大量使用文字敘述描述物理過程和工藝流程，致使課程講授枯燥乏味，學生無法真正理解教學內容，很難產生學習興趣。

綜上所述，在現有集成電路工藝原理的教學過程中還存在一些嚴重影響教學質量的因素。為了響應國家“十二五”規劃中明確提出的建設創新型國家的任務，培養創新型大學生的要求，我們必須逐步改革和完善現有的教學內容及教學模式[5]，提高教學質量，為培養開創未來的全面發展型人才奠定基礎。

二、教學內容的整體規劃

為了讓學生明確教學目標，突出教學重點，需要摒棄傳統的教學思路[6]，構建“先整體、后部分；先目標、后工藝”的教學思路，對教學內容進行重新設計，使其更加符合學生的認知規律。我們拋棄了傳統的教學內容編排方式，提出了整個課程主要圍繞一個通用、典型的集成電路芯片的加工和制備展開，使學生明確本課程的教學目標。首先給出典型器件的模型，分析其各部分的材料和結構，明確器件的不同組成部分并進行歸類，依據器件加工的先后順序，然后模塊化講授器件每部分的加工方法、工藝原理和加工流程，逐步完成集成電路的全部制作，進而完成整個課程內容的講授。這樣就能用一條主線串起每塊學習內容，使學生明確每種工藝的原理、流程和用途，做到有的放矢，并能與實際應用較好地融合在一起，進而提高學生的學習主動性，增強課堂教學效果。

三、教學內容的選取與組織

1.教材的選擇

集成電路工藝的發展遵循摩爾定律，隨著理論的深入和技術的革新，現有的大部分《集成電路工藝原理》教材顯得陳舊、落后，無法適應現代工藝技術的發展和教學的需求。

為此，本課程的教材最好采用現有經典教材和前沿科學研究成果相結合的方式，現有經典教材有美國明尼蘇達大學的《微電子制造科學原理與工程技術》[3]和北京大學的《硅集成電路工藝基礎》[7]等，這些教材內容全面，幾乎覆蓋了所有的集成電路加工方法，而且原理講解深入透徹，具有較強的理論性。這些教材知識結構基本上是按照傳統的教學思路編排，所以要打破這種思維的束縛，設計出一個具有代表性器件的加工過程，然后把教材中的工藝原理、工藝流程融入器件的加工過程中。這就要求我們不能照搬書本上的知識內容，需要根據課程的新設計方案重新整合講義。同時還應該注意，為了擴充學生的知識面，還應該摘取一些具有代表性的最新前沿成果，不僅使學生的知識體系具有完整性，而且能進一步調動他們的創造性。

2.教學內容的選取

依據課程“先整體、后部分；先目標、后工藝”的教學思路，采用“范例”教學模式，教學內容可以劃分為九大知識模塊：典型CMOS器件、外延、氧化、擴散、離子注入、物理氣相淀積、化學氣相淀積、光刻與刻蝕、隔離與互聯。首先，通過一個典型CMOS器件的結構分析，獲得制作一個芯片所需的材料與結構，然后簡要給出不同材料和結構的加工方法，讓學生對課程整體內容有宏觀把握，初步了解每種工藝的基本功能。其次按照器件加工的順序，對不同工藝分別從發展歷史、工藝原理、工藝流程、工藝特點等方面進行詳細闡述，使學生對工藝原理深入理解，工藝流程熟練掌握，最后完成整個器件的制作。

3.教學內容的組織

對每部分教學內容要堅持“基礎知識銜接、主流工藝突出、淘汰工藝刪減、最新工藝提及”的原則。由于本課程以工藝的物理基礎和基本原理為重點內容，這是本課程的教學難點，為了讓學生更加清晰地理解和掌握其工藝原理，需要適當地補充一些課程必備的物理基礎知識。主流工藝是本課程的主要內容，要求學生對原理、流程、性能、使用范圍等深入理解，熟練掌握。因此，這部分內容要進行詳細講解。淘汰工藝是本課程的了解內容，目前淘汰工藝在現有教材中占據的篇幅和課時還比較多，且有喧賓奪主之勢，為了讓學生了解和熟悉集成電路工藝的發展歷史，需要進行適當的概括壓縮或刪減處理。最新工藝是本學科的前沿研究內容，為了擴充學生的知識，開闊學生的視野，應該適當地補充一些新型工藝技術，為學生將來進一步研究深造奠定基礎。

四、結語

《集成電路工藝原理》是微電子學專業本科生的一門重要的專業基礎課程，本課程的目的是使學生掌握集成電路制造工藝流程和基本原理。只有通過精心選擇優秀教材，合理設計教學內容，使理論與實踐緊密結合，才能激發學生的學習興趣和創新思維，進而有效地提高課堂教學質量，為培養科技創新型人才奠定基礎。

參考文獻：

[1]彭英才.兼談《集成電路工藝原理》課的教學體會與實踐[J]，高等理科教育，2003（50）.

[2]李尊朝.集成電路工藝課程教學改革探析[J].實驗科學與技術，2010（8）.

[3]李琦，趙秋明，段吉海.工程教育背景下“集成電路工藝”的教學探索[J].中國電力教育，2011.

[4]邵春聲.淺談《集成電路制造工藝》的課程建設和教學實踐[J].常州工學院學報，2010（23）.

[5]湯乃云.“集成電路工藝原理”課程建設與教學改革探討[J].中國電力教育，2012.

篇4

關鍵詞：集成電路工藝；立體化教學；探索與實踐

微電子技術是高科技和信息產業的核心技術，是伴隨著集成電路（IC）發展起來的高新技術，對國民經濟和國家安全有著舉足輕重的戰略作用。集成電路工藝作為電子科學與技術相關專業的專業課程，其任務是使學生掌握集成電路的主要工藝技術及相關原理，培養其自主解決工藝問題的能力。課程具有實踐性強、理論與實踐密切結合的特點，目前的教學存在強調理論、忽視實踐的問題，學生害怕硬件，缺乏動手能力，不能扎實系統地掌握課程知識。本文對集成電路工藝的教學方法和教學內容進行了探討，搭建了“理論―模擬―實踐”的立體化教學平臺，為大學教學改革提供參考。

一、目前課程存在的問題

1.教學模式的限制

在課程教學中，教學模式主要以理論授課為主，但是高等院校對微電子及集成電路專業的人才培養方式越來越強調對學生實踐能力的培養，傳統板書和多媒體PPT演示的教學方法已經無法滿足與實驗教學有機的結合。

2.教學資源的缺乏

要培養學生具備較好的動手能力及基本的科研素質，在集成電路工藝實驗教學中，必須使用各種工藝設備，如擴散爐、退火爐、光刻機、刻蝕機等，這些設備儀器價格昂貴，購置和維護這些設備的費用遠遠超出了學校的承受能力，導致其中部分實驗無法開設，降低了教學效果。

3.課程設置僵化

目前集成電路工藝的課程設置一般是采用理論教學和實驗教學結合、理論教學和計算機模擬結合的形式，或者單獨進行相關的課程設計，整個知識面不夠系統，并且考核形式比較單一，不利于學生集成電路工藝設計和分析能力的提高。

二、立體化教學在課程中的實踐

1.理論教學設計

集成電路工藝的基礎知識所涉及的面較廣，理論性較強，要求學生能夠扎實掌握半導體原理和器件的相關知識，能夠從前期的課程基礎上解釋工藝中出現的問題，如外延層構造及缺陷與器件性能間的聯系、擴散參數與摻雜離子分布的聯系等。所以，在教學內容的選擇上突出交叉課程的相關性，將半導體原理和器件的內容融入工藝的教學內容中，有利于電子科學與技術專業學生對課程體系的整體掌握。

2.模擬仿真設計

TCAD（Technology CAD） 即工藝計算機輔助設計已經在集成電路工藝中有著舉足輕重的作用，廣泛運用于工藝優化、控制以及設計優化中，不但可以通過模擬芯片制備的整個工藝流程節省實驗成本，在實驗前后以及進行過程中，可以隨時觀察各項數據，對實驗過程和結果進行直觀分析，從而使學生得到及時全面的認知，改善教學效果。對理論教學中的案例進行驗證性和探究性模擬實驗設計，可以進一步加強學生對知識的掌握程度。基于南通大學的SILVACO―TCAD的教學軟件，同樣以熱擴散工藝為例，如下圖所示，擴散深度隨著擴散時間的增加而增加，可見在模擬實驗中可以便捷地修改各項參數，靈活設計教學內容。

3.實驗教學設計

實驗作為教學的重要組成部分必須與理論教學相輔相成， 必須能有效地促進學生對理論的理解，又要能在實驗中應用相關理論，為學生獲得新的理論知識打下良好的基礎。目前集成電路工藝課程存在實驗儀器貴重、精密、量少與實驗人數多、實驗時間短的供需矛盾，因此對于現有的設備一定要對實驗參數進行正交設計，從全面實驗中挑選出部分有代表性的點進行實驗，注重高效率、快速、經濟。

綜上所述，在集成電路工藝課程中，建立理論授課―TCAD工藝模擬―工藝實驗密切結合的立體化實驗平臺，不但能豐富課程的教學內容，而且能激發學生的學習興趣，也能使學生更為扎實地掌握集成電路制備的整個流程和設計方式，增強動手能力，提升教學效果。

參考文獻：

篇5

關鍵詞：版圖設計；九天EDA系統；D觸發器

Full-Custom Layout Design Based on the Platform

of Zeni EDA System

YANG Yi-zhong , XIE Guang-jun, Dai Cong-yin

（Dept. of Applied Physics, Hefei University of Technology, Hefei 230009, China）

Abstract: Layout of D flip-flop based on some basic units such as inverter has been designed by using platform of Zeni EDA software system produced by China Integrated Circuit Design Center, adopting 0.6um Si-gate CMOS process, following a full-custom IC design flow of back-end, i.e. the construction of basic cell libraries, placement & routing and then layout verification, which is used for data collection unit. Layout design technique about elementary logic gate of digital circuit has been discussed in detail. The layout has been used in an IC. The result shows that design using Zeni EDA software system satisfies design requirement exactly.

Key words: layout design; Zeni EDA system; D flip-flop

1引言

集成電路（Integrated Circuit，IC）把成千上萬的電子元件包括晶體管、電阻、電容甚至電感集成在一個微小的芯片上。集成電路版圖設計的合理與否、正確與否直接影響到集成電路產品的最終性能[1]。目前，集成電路版圖設計的EDA （ Electronic Design Automation）工具較多，但主流的集成電路版圖設計的EDA工具價格昂貴，而我國自主開發的九天EDA系統，具有很高的性價比，為我們提供了理想的集成電路設計工具。

2基本概念

2.1 版圖

版圖是將三維的立體結構轉換為二維平面上的幾何圖形的設計過程，是一組相互套合的圖形，各層版圖相應于不同的工藝步驟，每一層版圖用不同的圖案來表示。它包括了電路尺寸、各層拓撲定義等器件的相關物理信息，是設計者交付給代工廠的最終輸出。

2.2 版圖設計

它將電路設計中的每一個元器件包括晶體管、電阻、電容等以及它們之間的連線轉換成集成電路制造所需要的版圖信息。主要包括圖形劃分、版圖規劃、布局布線及壓縮等步驟[2]。版圖設計是實現集成電路制造的必不可少的環節，它不僅關系到集成電路的功能是否正確，而且會在一定程度上影響集成電路的性能、面積、成本與功耗及可靠性等[3]。版圖設計是集成電路從設計走向制造的橋梁。

2.3 集成電路版圖實現方法

集成電路版圖實現方法可以分為全定制（Full-Custom）設計和半定制（Semi-Custom）設計[4]。半定制設計方法包括門陣列設計方法、門海設計方法、標準單元設計方法、積木塊設計方法及可編程邏輯器件設計方法等。全定制設計方法是利用人機交互圖形系統，由版圖設計人員從每一個半導體器件的圖形、尺寸開始設計，直至整個版圖的布局和布線。全定制設計的特點是針對每一個元件進行電路參數和版圖參數的優化，可以得到最佳的性能以及最小的芯片尺寸，有利于提高集成度和降低生產成本。隨著設計自動化的不斷進步，全定制設計所占比例逐年下降[5]。

3九天EDA系統簡介

華大電子推廣的應用的九天EDA系統是我國自主研發的大規模集成電路設計EDA工具，與國際上主流EDA系統兼容，支持百萬門級的集成電路設計規模，可進行國際通用的標準數據格式轉換，它已經在商業化的集成電路設計公司以及東南大學等國內二十多所高校中得到了應用，特別是在模擬和高速集成電路的設計中發揮了作用，成功開發出了許多實用的集成電路芯片[6]。其主要包括下面幾個部分[7]：ZeniSE（ Schematic Editor）原理圖編輯工具，它可以進行EDIF格式轉換，支持第三方的Spice仿真嵌入； ） ZeniPDT （ Physical Design Tool）版圖編輯工具；它能提供多層次、多視窗、多單元的版圖編輯功能，同時能夠支持百萬門規模的版圖編輯操作；ZeniVERI （ Physical Design Verification Tools）版圖驗證工具它可以進行幾何設計規則檢查（DRC） 、電學規則檢查（ ERC） 及邏輯圖網表和版圖網表比較（LVS）等。

版圖設計用到的工具模塊是ZeniPDT，它具備層次化編輯和在線設計規則檢查能力，并提供標準數據寫出接口。其設計流程如圖1所示[8]，

4設計實例

任何一個CMOS數字電路系統都是由一些基本的邏輯單元（非門、與非門、或非門等）組成，而基本單元版圖的設計是基于晶體管級的電路圖設計的。因而在版圖設計中，主要涉及到如何設計掩膜版的形狀、如何排列晶體管、接觸孔的位置的安排以及信號引線的位置安排等。以下以一個用于數據采集的D觸發器為例進行設計。

4.1 D觸發器電路圖及工作原理

D觸發器電路圖，如圖2所示，此電路圖是通過九天EDA系統工具的ZSE模塊構建的，其基本工作原理是：首先設置CLB=1。當時鐘信號CLK=0時，DATA信號通過導通的TG1進入主寄存器單元，從寄存器由于TG4的導通而形成閉合環路，鎖存原來的信號，維持輸出信號不變。當CLK從0跳變到1時，主寄存器單元由于TG2的導通而形成閉合回路，鎖存住上半拍輸入的DATA信號，這個信號同時又通過TG3經一個與非門和一個反相器到達Q端輸出。當CLK再從1跳變到0時，D觸發器又進入輸入信號并鎖存原來的輸出狀態。對于記憶單元有時必須進行設置，電路中的CLB信號就擔當了觸發器置0 的任務。當CLB=0時，兩個與非門的輸出被強制置到1，不論時鐘處于0還是1，輸出端Q均被置為0。

4.2 D觸發器子單元版圖設計

圖2所示的D觸發器由五個反相器、兩個與非門、兩個傳輸門和兩個鐘控反相器組成。選擇適當的邏輯門單元版圖，用這些單元模塊構成D觸發器。

對于全定制的集成電路版圖設計，需要工作平臺，包括設計硬件、設計使用的EDA軟件以及版圖設計的工藝文件和規則文件。此D觸發器的設計硬件是一臺SUN Ultra10工作站，設計軟件是九天EDA系統，采用0.6um硅柵CMOS工藝。

CMOS反相器是數字電路中最基本單元，由一對互補的MOS管組成。上面為PMOS管（負載管），下面為NMOS管（驅動管）。由反相器電路的邏輯“非”功能可以擴展出“與非”、“或非”等基本邏輯電路，進而得到各種組合邏輯電路和時序邏輯電路。

在電路圖中，各器件端點之間所畫的線表示連線，可以用兩條線的簡單交叉來表示。但對于具體的物理版圖設計，必須關心不同連線層之間物理上的相互關系。在硅CMOS工藝中，不能把N型和 P型擴散區直接連接。因此，在物理結構上必須有一種實現簡單的漏極之間的連接方法。例如，在物理版圖中至少需要一條連線和兩個接觸孔。這條連線通常采用金屬線。可得如圖3（a）所示的反相器的局部的符號電路版圖。同理，可以通過金屬線和接觸孔制作MOS管源端連接到電源VDD和地VSS的簡單連線，如圖3（b）所示。電源線和地線通常采用金屬線，柵極連接可以用簡單的多晶硅條制作。圖3（c）給出了最后的符號電路版圖。

通過九天版圖設計工具繪制的反相器版圖如圖4所示。其他基本單元的版圖可依此建立。

4.3 D觸發器版圖設計

先建立一個名為DFF的庫，然后把建立的各個單元版圖保存在DFF庫中，同時在庫中建立名為dff的新單元。調用各子單元，并進行相應D觸發器的版圖布局，接著就是單元間的連線。主要用到的層是金屬1、金屬2和多晶硅進行連接布線。接觸孔是用來連接有源區和金屬1，通孔用來連接金屬1和金屬2，多晶硅和多晶硅以及相同層金屬之間可以直接連接。版圖設計完成后，再利用版圖驗證工具ZeniVERI對該版圖進行了版圖驗證。最后，經過驗證后D觸發器的版圖如圖5所示。

5結語

在分析CMOS 0.6um設計規則和工藝文件后，采用九天EDA系統，以D觸發器為例進行了版圖設計。實踐表明，九天EDA系統工具具有很好的界面和處理能力。該版圖已用于相關芯片的設計中，設計的D觸發器完全符合設計要求。

參考文獻

[1] Chen A, Chen V, Hsu C. Statistical multi-objective optimization and its application to IC layout design for E-tests[C]. 2007 International Symposium on Semiconductor Manufacturing, ISSM - Conference Proceedings, 2007, 138-141.

[2] 程未, 馮勇建, 楊涵. 集成電路版圖（layout） 設計方法與實例[J]. 現代電子技術, 2003, 26 （3） : 75-78.

[3] 王兆勇, 胡子陽, 鄭楊. 自動布局布線及驗證研究[J]. 微處理機, 2008,1:3132.

[4] 王志功, 景為平. 集成電路設計技術與工具[M]. 南京:東南大學出版社, 2007:6-11.

[5] Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic. 周潤德譯. 數字集成電路――電路、系統與設計（第二版）[M], 北京:電子工業出版社, 2006, 48-51.

[6] 易茂祥, 毛劍波, 楊明武等. 基于華大EDA軟件的實驗教學研究[J]. 實驗科學與技術, 2006, 5:71-72.

[7] China Integrated Circuit Design Center. Zeni Manual Version 3.2, 2004.

[8] 施敏, 徐晨. 基于九天EDA系統的集成電路版圖設計[J]. 南通工學院學報（自然科學版） , 2004, 3 （4）:101-103.

篇6

關鍵詞：音樂片；物理實驗；微電流檢測

中圖分類號：G633.7 文獻標識碼：A 文章編號：1003-6148（2017）2-0013-3

筆者發現音樂卡片包含著不少物理知識，可以做很多物理實驗，探索許多的物理現象。音樂片雖小，但它是一種音樂集成電路，音樂集成電路是一種樂曲發生電路，它可以向外輸出固定存儲的樂曲。音樂集成電路具有外接元件少、工作電壓低、耗電量極少、功能齊全和使用方便的特點。設計制作成“微弱電流檢測器”可以用來驗證“會產生微弱電流”的物理實驗。現將其工作原理、設計、制作及在物理實驗中的應用總結如下。

1 音樂集成電路的結構及基本工作原理

音樂集成電路的芯片面積僅半顆黃豆大小，屬大規模CMOS電路，它由音樂集成電路、聲光集成電路、模擬聲響集成電路三部分組成，總稱音樂集成電路。音樂集成電路具有以下特點：（1）品種多，規格齊全。它有三大系列、數百個品種規格可供選擇。（2）電路簡單，制作容易，用途廣泛，售價便宜，特別適合于青少年課外業余電子制作活動。（3）工作電壓為1.2～3 V，工作電流典型值為600 μA，靜態電流僅為0.5 μA，可采用紐扣電池供電，使用壽命長達1～2年。

音樂集成電路有許多系列，且在控制功能上也各不相同，但它們的基本電路結構和工作原理大都是相同的。

音樂集成電路的內部電路結構如圖1所示，它由控制電路、振蕩電路、存儲器（ROM）、節拍發生器、音階發生器、調制器、音色發生器、音色和節拍選擇器及前置放大器等組成。

2 “微弱電流檢測器” 設計制作

筆者收集了很多型號的音樂卡片，有HY-100系列音樂集成電路、HY-1音樂集成電路、KD-930音樂集成電路、KD-152G音樂集成電路、HFC93音樂集成電路、TS-021音樂集成電路等。由于KD-930音樂集成電路，結構簡單、外接元件最少，所以筆者先用KD-930音樂集成電路制作物理實驗儀器。

筆者根據音樂集成電路（音樂片）具有工作電壓低、耗電量極少的特點，利用音樂片設計制作了“微弱電流檢測器”，將其用于物理實驗，取代過去一些陳舊的方法，效果極佳，且頗為新穎有趣。

筆者把KD-930音樂集成電路、開關、壓電晶片如圖2電路進行焊接，觸發開關用熱熔膠粘在塑料盒邊，壓電晶片粘在塑料盒蓋上，整個原件組裝在一個塑料盒中，這樣就做成了一個多功能的“微弱電流檢測器”，實物如圖3所示。

圖中1腳接電源正極，2腳為正脈沖觸發電極，4腳為地接電源負極，3腳為輸出。3、4腳兩端可接壓電晶片（發音片），其耗電量極低。在外界有電源接A、B的情況下，當2腳與1腳每接觸一次則觸發演奏一曲音樂，若兩者相接則反復演奏。

3 用“微弱電流檢測器”進行以下物理實驗

3.1 檢驗電源電動勢

將兩節電池串聯，其正、負極分別與電路圖2中的A、B相連。將 2與1開關閉合短接，則奏響音樂，斷開電源，音樂停止，說明電路正常。然后去掉一節電池，再按上述方法接通。音樂又響，但音量比前者小，這說明音樂片所發的聲音大小與電源電動勢有關，在一定范圍內電源電動勢越高，加到電路上的電壓越大，聲音也越大。下面用此方法檢驗伏打電池（或水果電池）其效果會更為顯著，因為這類電池產生的電流較弱。若用小燈泡演示，由于耗電量大，電池放電快，演示好似曇花一現，燈很快便暗淡下去，改用音樂片則時間延續很長，效果極為明顯。

具體方法：將鋅（鎂）和銅電極分別插入稀硫酸溶液杯（或水果中）。鋅電極作為電源負極，銅電極作為正極，代替干電池分別與音樂片圖2中的A、B相接，此時音樂響起，當把電極取出，音樂停止，重新插入，音樂又奏響，以此說明伏打電池（水果電池）可以代替干電池產生電源電動勢，為音樂片提供電壓和電流。

3.2 驗證電容器能存儲電能

取200 μF以上的電解電容一只，用其代替電池接到電路圖2中的A、B端。此時音樂片不響，取下電容，用電池對其充電（注意極性）數分鐘后，再將電容正負極分別接到電路圖2中的A、B端。此時音樂會響起，并且聲音逐漸減弱。這說明電容能夠存儲電能，并隨放電時間的延長，電容兩端的電壓和輸出的電流會逐漸減小。

3.3 檢驗電感線圈的自感電動勢

實驗電路如圖4所示，無電感時，電路一接通，音樂片馬上就響起，電路斷開，音樂戛然而止，但有電感線圈后，電路接通的瞬間，聲音并不馬上響起，而是逐漸變響，過一段時間后才達到穩定的響度。當電鍵扳到2時，音樂也不馬上停止，而是逐漸消失。這說明當電鍵閉合時，電感線圈有自感電動勢產生。其方向與電源電動勢相反，阻礙電流突變，因此音樂聲是漸大的。當電路進入穩定狀態后，電源電動勢才全加到音樂片上。當電鍵斷開，扳到2時，電感線圈也會產生自感電動勢，方向與原電源電動勢相同，阻礙電流變小。所以它將繼續為音樂片提供電壓、電流，使其發音，但隨著時間延長，自感電動勢減小，聲音也逐漸變小， 最后消失。

3.4 驗證二極管的單向導電性

在電池正極與音樂片圖4中的A腳之間串接一個二極管D，這時會發現，當二極管極性與電路中電流方向一致時，音樂片便會響起，當其極性與電流方向相反時，音樂便會停止。這說明二極管具有單向導電性，當其極性與電流方向一致時，其兩端所加電壓為正向偏置，二極管導通，電阻極小，其兩端相當于短路，因此電源電壓會加到音樂片上，使其奏響。當二極管反接時，其兩端電壓為反向偏置，二極管截止，兩端相當于開路，電源電壓不能加到音樂片上，因此不會使音樂響起。

3.5 演示電磁感應現象

電路如圖5所示，音樂集成塊為KD-930，L為J2409型演示原、副線圈中的副線圈，二極管和電容器的型號、參數見圖5。把兩根條形磁鐵并在一起，插入（或拉出）線圈一次，音樂集成塊就能工作約8秒鐘。如果不緊不慢一次次地把磁鐵插入、拉出線圈，音樂就能一直演奏下去，比課本中介紹的用電流表顯示感應電流，更加生動有趣。

取一只音機機芯馬達，撬開后蓋，拆去穩速板，從電樞的兩個端點引出兩根導線，如圖6所示連接線路，手捏轉軸轉動，電動機就變成了發電機，確定正確的旋轉方向后，只要不停地用手轉動馬達，音樂集成塊就能不停地演奏下去。

3.6 顯示電磁波具有能量

取兩根長度為30 cm左右的空心金屬棒，相距5 cm左右，置于同一直線上，各元件型號、參數如圖7所示。按圖連接線路，把整個裝置固定在木板、泡沫塑料等絕緣體上，打開J2435型電磁波發送、接收演示器，金屬棒距發射天線1.5 m以外，音樂集成塊已能奏出清晰的音樂，比用小燈泡顯示更靈敏，也更吸引學生。

4 結 語

物理是一門以實驗為基礎的學科。在教學過程中，部分老師受到器材的限制，導致課堂缺少實驗演示，影響課堂教學質量。殊不知，身邊的小物體“變廢為寶”將會有大作用。一張小的音樂片給物理實驗帶來創新的同時也為課堂注入活力，幫助教師提高課堂的教學質量。同時，還能更加吸引學生，培養學生學習物理的興趣。此外，教師在準備實驗教具的過程中，必然會遇到許多需要克服的困難和需要學習的東西，這對教師自身能力的提升大有裨益。

篇7

【關鍵詞】Proteus；集成電路；仿真

Proteus是一款集單片機和SPICE分析于一體的電子仿真軟件，功能非常強大，可以同時滿足電類各個專業課的教學，Proteus仿真軟件7.5版的元器件庫中包含了CD4000系列、74系列大部分數字集成電路及LM系列等幾百種模擬集成電路，非常適合用于集成電路應用課程的實踐教學。為此，筆者分析了Proteus仿真軟件在課堂教學、實訓、課程設計等各個方面的實踐教學應用情況。

1.Proteus在課堂教學中的應用

目前適合高職院校集成電路應用課程教學的教材相對較少，加上集成電路種類繁多，我們在實際教學中以集成電路廠家給定的datasheet文件為基礎自編實訓教材，選取的幾十種常用集成電路中大部分在Proteus元件庫中有仿真模型，可以搭建電路進行仿真演示，如NE555、LM324、OP27、LM386、LM317、MC34063、LM3914、LM331等。在集成電路應用教學中，最核心的是集成電路的功能演示。在以往沒有使用Proteus軟件的情況下，教師只能使用PPT等多媒體手段，針對電路的原理和功能進行枯燥的講解。使用Proteus軟件后，借助軟件的可操作性及過程的動態顯示，可以通過變換電路形式、設置輸入信號參數、調用虛擬儀表進行測量等人機互動功能來增加學生的興趣和對知識的理解。

如在講述NE555集成電路的多諧振蕩功能時，我們并不急于按照圖1來講述NE555的內部結構和功能，而是使用Proteus搭建如圖2所示的電路，使用電壓探針監視充放電電容C1上的電壓，觀察第3腳上的電平顏色變化，可以很清楚的看到當電容C1上的電壓升到4V時，Q從高電平變成低電平，電容上的電壓開始變為下降，當電容上的電壓下降到2V時，Q從低電平變成高電平，電容上的電壓開始變為上升，如此反復形成振蕩。通過計時還能發現，振蕩的周期大概為20多秒，基本與理論上的公式符合。在觀察了仿真現象和驗證了公式之后，再來理解圖1所示的NE555內部結構和功能就容易的多。

在對圖2使用Proteus進行仿真時，還可以清晰看到電容C1被NE555控制進行反復的充電和放電，充放電的轉換電壓正好為2V和4V，也就是1/3VCC和2/3VCC。這樣通過軟件仿真可以輕松理解NE555電路的特點，而不需要去花很多時間來剖析繁瑣的內部模塊和結構。對于其他集成電路的教學，也是直接通過電路圖來仿真就可以輕松掌握其引腳的功能。

Proteus軟件在仿真時，是以動畫的形式顯示的，同時也可以使用仿真軟件上幀進按鍵，每按一下前進一幀。在講解和演示時可以在停頓的時間里做更多的穿插講解，也增加了學生的理解。

2.Proteus在實訓教學中的應用實踐

傳統的電子產品設計過程中，從選定題目開始，首先要確定集成電路型號和使用的方案，之后開始設計電路圖，購買元器件，進行PCB打樣，最后進行焊接調試[1]，整個過程中還需要使用到若干儀器、儀表和工具。如沒有達到設計功能，整個過程或者部分環節就可能需要反復進行。采用PROTEUS軟件后，只需要搭建完整的電路圖就可進行功能測試和評估，還可以通過調整元器件參數使整個電路性能更佳。這樣就無需多次購買電子元器件、PCB打樣和焊接調試等費時費力的工作，等仿真結束并確定了元器件和電路圖后，一次性完成元器件購買、PCB制作和焊接調試的工作。

例如，如圖3所示的在三運放差分放大器的實訓中，根據理論計算和圖中電阻阻值設置，VO=2.1（V2-V1），使用軟件仿真時給定V2=0.2V，V1=0.1V，則通過虛擬測量VO正好為2.1V。通常利用軟件仿真得到正確的結果并不容易，調試結束之后，大部分學生均能取得下列認識：

（1）測量可知運放的輸入端電流基本為0，即運放的虛斷概念；

（2）測量可知運放的輸入的+、-兩端的電壓差基本為0，即運放的虛短概念；

（3）運放通常需要給正負雙電源才能正常工作，而且電源極性不能搞反；

（4）運放輸出的電壓值不可能超出電源范圍；

（5）仿真電路圖中運放的各輸出點電壓都能通過理論計算得到，而且誤差不大。

（6）如將運放更換為LM324運放，將得到的VO將不再是2.1V，誤差比較大，可見OP27的精度比LM324高，原因是其輸入失調電壓才10uV，而LM324的2mV。

3.Proteus在課程設計中的應用實踐

在學習A/D變換集成電路時，作為本課程的課程設計項目之一，我們選擇使用ICL7107集成電路來制作一個LED數字電壓計。傳統的做法是老師給定完整的電路圖，學生用1-2周的時間在實驗板上焊接調試完成，其中A/D變換的原理、電路的原理及作用等的講解和分析還是要使用黑板或者PPT來完成，大部分學生很難理解，實訓時只能按圖接線，出了問題找老師解決，完全不能在理解原理的基礎上根據故障現象進行分析和判斷，更不能獨立消除故障。

在使用Proteus軟件后，可以很方便地按照電路的模塊進行功能演示、原理解說和故障的分析判斷。如圖4的電路，可以使用Ptoteus演示出雙積分A/D變換器將電壓轉換成時間間隔的過程，在仿真的過程中，學生理解了積分電阻和積分電容所起的作用。又如圖5的電路，可以演示出ICL7107所需要的負電壓的產生過程。學生在電腦上仿真成功后，對照仿真電路圖進行焊接，然后再根據仿真的現象對焊接完的電路板進行調試，如出現故障，也能借助仿真軟件的虛擬儀表來進行測試，幫助進行最終的故障分析和定位。

4.Proteus軟件在實踐教學中的特點

Proteus軟件在集成電路應用課程中起到了很好的作用，最突出的特點是學生的積極主動性有了顯著的提高，作為一個電子仿真軟件，Proteus對其他電類課程也可以起到較好的輔助教學作用，主要的優點如下：

（1）可以達到學生自主學習為主的目的。原則上只要有電腦就可以學習，學生課后也能在自己的電腦上進行學習，虛擬的元器件和儀器儀表也不可能被損壞，學生也不會怕觸電怕短路，能做到大膽嘗試，增強獨立解決問題的能力，減少學習的依耐性[2]。

（2）解決學校實踐條件不足的問題。利用學校已有的機房輕易實現一人一機的實踐環境。傳統實驗室需要元器件、電源、萬用表、示波器、常用工具等硬件設施，容易損壞，難于管理，仿真教學和學習相對容易的多。

（3）設計性實驗替代驗證性實驗。傳統的實訓受到已有元器件的限制，實訓往往按部就班，不能開發學生的主觀能動性，不利于培養產品研發和設計的能力，仿真軟件的使用可以使學生在虛擬的環境中充分發揮自己的想象，設計出不同的電路方案。

5.結束語

Proteus仿真軟件為集成電路應用等電子類課程的教學提供了比較方便的途徑，解決了很多傳統時間教學無法解決的問題，但它畢竟是虛擬的環境，只能作為教學的補充，要讓學生真正學習到電路的設計、生產、調試和維修方面的技能，還需要多動手接觸實際的電路實物，否則哪怕用的再多，也只能是紙上談兵，不能完全使用虛擬的仿真來替代實際的實驗和實訓。

參考文獻

[1]吳小花，吳先球.Proteus電路設計與仿真在教學中的實踐[J].計算機系統應用2010，19（2）.

[2]陶洪，錢馳波.仿真軟件Proteus在《數字電子應用》課程教學中的應用[J].常州信息職業技術學院學報，2009，8（1）.

作者簡介：

篇8

Eby G. Friedman University of Rochester USA.

Power distribution networks

in high speed integrated

circuits

2004,277pp.

Hardcover USD 79.00

ISBN 9781402075346

Kluwer Academic Publishers

高速集成電路中的

功率分配網絡

AV梅齊巴EG弗里德曼

自從20世紀60年代初單片集成電路發明以來，半導體電子工業經歷了爆炸式增長。在過去的幾十年中，技術定標是改進集成電路性能的主要驅動力，在這種驅動力作用下集成電路的速度與集成密度有了顯著的改進，這些性能的改進使得對單片線路的功率分配成了一個困難的任務。以高時鐘速度運行的高密度電路把分配電流增加到了幾十安培，而電源的噪聲容限的縮減是與電源電位的減少保持一致的。這些傾向把功率分配問題直接推到了開發高性能集成電路中挑戰的最前沿。

本書的主要目的是為高速的、高度復雜的集成電路功率分布系統的功能及設計提供理論和實踐基礎。為達到這個目的，本書做了兩個方面努力，第一描述整個功率分配系統的阻抗特性，從穩壓器到印刷電路板，從包裝的集成電路到單片電路的功率端；第二討論單片功率分配網的電感特性及這些結構在相關電路中的性能。這本專題論文是以本書的第一作者從1998至2003年美國羅切斯特大學做博士論文時所進行的一系列研究為基礎的，而這些研究工作是在本書第二作者的指導下進行的。

本書共分兩部分，第一部分第1～8章，提供了對集成電路中功率分配的一般描述，介紹了功率分配面臨的挑戰，描述了設計功率配系統的原理，考察了去耦電容器體系。第1章緒論；第2章電子電路的電感性；第3章單片電感電流回路的性質；第4章電遷徙；第5章高性能功率分配系統；第6章單片功率分布網絡；第7章計算機輔助設計與分析；第8章單片功率分布網的電感特性。第二部分為第9～14章，專注于單片功率分配網絡的阻抗特性，研究了單片功率分配網絡阻抗特性中的互連電感效應。討論了這些阻抗特性與電路行為的關系，描述了用于功率分配網絡的計算機輔助設計與分析的技術及算法。第9章網電感的變化與頻率；第10章電感/面積/電阻之間的折中；第11章單片功率分配噪聲的定標趨勢；第12章多層網的阻抗特性；13章單片功率分配網絡中的電感效應；第14章結論。

本書可供微電子學專業的研究人員、工程師及研究生閱讀參考。

胡光華，高級軟件工程師

(原中國科學院物理學研究所)

篇9

[關鍵詞]NE555 晶閘管 光電耦合器 語音集成電路

中圖分類號：TN407 文獻標識碼：A 文章編號：1009-914X（2015）40-0222-01

1 引言

漏電是由電器外殼與相線接觸后和大地之間產生一定的電位差形成多條電流通路造成。電器漏電現象不易覺察，加之電器產品質量參差不齊、電器老化、人們安全用電意識淡薄等原因，導致觸電事故時有發生。因此，有必要設計一種電器漏電報警、保護電路，最大限度地降低用電事故的發生。

2 漏電報警、保護電路的實現

2.1 電路總體設計

系統主要包括光電耦合器、NE555多諧振蕩器、語音集成電路、可控硅和繼電器電路。其中光電耦合器用于隔離交流電路和報警、保護電路；NE555多諧振蕩器用于控制語音集成電路和發光二極管進行有規律的報警；可控硅和繼電器用于漏電發生時及時斷開用電器電源。電路原理框圖如圖1所示。

當三孔插座的接地線有電流通過時，光電耦合器工作，觸發振蕩電路和斷電保護電路，保護電路斷開用電器電源。振蕩電路輸出脈沖觸發聲、光報警電路。

2.2 555振蕩電路設計

555集成電路是一種將模擬與數字功能結合在同一芯片上的集成電路。它可以組成脈沖振蕩電路、單穩、雙穩和脈沖調試電路等。一般外接幾個電阻、電容就能夠設計成單穩態觸發器、施密特觸發器或多諧振蕩器等脈沖產生變換電路。本設計中我們利用555設計成多諧振蕩器，組成方波信號產生電路，以觸發后面的聲、光報警電路。電路如圖2。

555集成芯片與電阻R1、R2、電容C1組成多諧振蕩器。電路上電后，電容C1通過電阻R1和R2進行充電。此時，由于電容電壓不能突變，故555處于置位狀態，輸出高電平。電容電壓呈指數上升，當電壓達到2/3Vcc時，RS觸發器置位，經緩沖級倒相后輸出低電平。當電容放電到1/3Vcc時，RS觸發器復位，經緩沖級倒相后輸出高電平。如此周而復始，形成無穩態多諧振蕩。其中，電阻R1取、 R2取，電容C1取，周期為5s。

2.3 報警電路設計

報警電路選用NVC系列語音芯片NV020C。該芯片具有多種觸發方式，如邊沿觸發、電平觸發等，本設計采用電平觸發。當電路接通電源時，由于電容的作用，芯片被瞬間觸發。NVC芯片還內置一組PWM輸出器，可直接驅動0.5W喇叭，且音質清晰，無需外接功放電路，一旦得電觸發，便會發出內部燒錄的聲音。另外在555輸出級上，連接一個低電平觸發的發光二極管，555輸出的低頻振蕩脈沖，在高電平時，語音芯片報警，低電平時發光二極管發光。電路如圖3。

2.4 保護電路設計

保護電路主要包括晶閘管和繼電器。晶閘管又稱可控硅，是一種具有三個PN結的四層結構的大功率半導體器件。可控硅不僅具有普通二極管的單向導電性，還可以對導通電流進行控制。具有以小電流（電壓）控制大電流（電壓）的作用。晶閘管在承受正向電壓時，并不直接導通，只有在門極也承受正向電壓時，晶閘管才導通。而一旦導通，就不再受門極的影響，只要有一定的正向電壓，晶閘管就保持導通。本設計中利用晶閘管的可控性，與繼電器連接后對漏電器進行斷電保護。電器不漏電時，晶閘管呈截止狀態，繼電器自然吸合市電相線。電器漏電時，晶閘管導通，繼電器上電動作，斷開市電相線，從而切斷用電器電源，避免事故發生。

2.5 電路總體設計

總體電路如圖4所示。

當電器無漏電發生時，光電耦合器截止，報警和保護電路無法上電，電路不工作。當電器發生漏電時，光電耦合器導通，后續電路接通電源開始工作，555輸出低頻振蕩脈沖，輸出脈沖為高電平時，語音芯片開始工作，進行發聲報警。脈沖為低電平時，發光二級管導通，進行發光報警。同時，晶閘管導通，繼電器上電，斷開電路相電，確保安全。

3 小結

本文設計的電路經過多次試驗，能夠實現電器漏電時的聲、光報警與斷電保護，能夠最大限度地降低因電器漏電產生的安全隱患，具有一定的應用價值。

參考文獻

[1] 孫京紅.家用電器漏電現象及處理[J].科技創新導報.2010（12）.

[2] 李健.555定時器及其應用[J].經營管理者.2009（04）.

[3] 劉浩.555時基電路原理及應用探討[J].電子世界.2014（11）.

篇10

摘要：在集成電路的設計中，電阻器不是主要的器件，卻是必不可少的。如果設計不當，會對整個電路有很大的影響，并且會使芯片的面積很大，從而增加成本。電阻在集成電路中有極其重要的作用。他直接關系到芯片的性能與面積及其成本。討論了集成電路設計中多晶硅條電阻、mos管電阻和電容電阻等3種電阻器的實現方法。

關鍵詞：集成電路  電阻  開關電容  cmos

        目前，在設計中使用的主要有3種電阻器：多晶硅、mos管以及電容電阻。在設計中，要根據需要靈活運用這3種電阻，使芯片的設計達到最優。

        1 cmos集成電路的性能及特點

        1.1 功耗低 cmos集成電路采用場效應管，且都是互補結構，工作時兩個串聯的場效應管總是處于一個管導通，另一個管截止的狀態，電路靜態功耗理論上為零。實際上，由于存在漏電流，cmos電路尚有微量靜態功耗。單個門電路的功耗典型值僅為20mw，動態功耗（在1mhz工作頻率時）也僅為幾mw。

        1.2 工作電壓范圍寬 cmos集成電路供電簡單，供電電源體積小，基本上不需穩壓。國產cc4000系列的集成電路，可在3~18v電壓下正常工作。

        1.3 邏輯擺幅大 cmos集成電路的邏輯高電平“1”、邏輯低電平“0”分別接近于電源高電位vdd及電影低電位vss。當vdd=15v，vss=0v時，輸出邏輯擺幅近似15v。因此，cmos集成電路的電壓電壓利用系數在各類集成電路中指標是較高的。

        1.4 抗干擾能力強 cmos集成電路的電壓噪聲容限的典型值為電源電壓的45%，保證值為電源電壓的30%。隨著電源電壓的增加，噪聲容限電壓的絕對值將成比例增加。對于vdd=15v的供電電壓（當vss=0v時），電路將有7v左右的噪聲容限。

        1.5 輸入阻抗高 cmos集成電路的輸入端一般都是由保護二極管和串聯電阻構成的保護 網絡 ，故比一般場效應管的輸入電阻稍小，但在正常工作電壓范圍內，這些保護二極管均處于反向偏置狀態，直流輸入阻抗取決于這些二極管的泄露電流，通常情況下，等效輸入阻抗高達103~1011ω，因此cmos集成電路幾乎不消耗驅動電路的功率。

        1.6 溫度穩定性能好 由于cmos集成電路的功耗很低，內部發熱量少，而且，cmos電路線路結構和電氣參數都具有對稱性，在溫度環境發生變化時，某些參數能起到自動補償作用，因而cmos集成電路的溫度特性非常好。一般陶瓷金屬封裝的電路，工作溫度為-55 ~ +125℃；塑料封裝的電路工作溫度范圍為-45 ~ +85℃。

        1.7 扇出能力強 扇出能力是用電路輸出端所能帶動的輸入端數來表示的。由于cmos集成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當cmos集成電路用來驅動同類型，如不考慮速度，一般可以驅動50個以上的輸入端。

        2 cmos集成電路電阻的應用

        2.1 多晶硅電阻

集成電路中的單片電阻器距離理想電阻都比較遠，在標準的mos工藝中，最理想的無源電阻器是多晶硅條。　   

        式中：ρ為電阻率；t為薄板厚度；r=(ρ/t)為薄層電阻率，單位為ω/；l/w為長寬比。由于常用的薄層電阻很小，通常多晶硅最大的電阻率為100 ω/，而設計規則又確定了多晶硅條寬度的最小值，因此高值的電阻需要很大的尺寸，由于芯片面積的限制，實際上是很難實現的。當然也可以用擴散條來做薄層電阻，但是由于工藝的不穩定性，通常很容易受溫度和電壓的影響，很難精確控制其絕對數值。寄生效果也十分明顯。無論多晶硅還是擴散層，他們的電阻的變化范圍都很大，與注入材料中的雜質濃度有關。不 容易 計算 準確值。由于上述原因，在集成電路中經常使用有源電阻器。

        2 mos管電阻

        mos管為三端器件，適當連接這三個端，mos管就變成兩端的有源電阻。這種電阻器主要原理 是利用晶體管在一定偏置下的等效電阻。可以代替多晶硅或擴散電阻，以提供直流電壓降，或在小范圍內呈線性的小信號交流電阻。在大多數的情況下，獲得小信號電阻所需要的面積比直線性重要得多。一個mos器件就是一個模擬電阻，與等價的多晶硅或跨三電阻相比，其尺寸要小得多。簡單地把n溝道或p溝道增強性mos管的柵極接到漏極上就得到了類似mos晶體管的有源電阻。對于n溝道器件，應該盡可能地把源極接到最負的電源電壓上，這樣可以消除襯底的影響。同樣p溝道器件源極應該接到最正的電源電壓上。此時，vgs=vds，如圖1（a)，(b)所示。圖1（a)的mos晶體管偏置在線性區工作，圖2所示為有源電阻跨導曲線id-vg s的大信號特性。這一曲線對n溝道、p溝道增強型器件都適用。可以看出，電阻為非線性的。但是在實際中，由于信號擺動的幅度很小，所以實際上這種電阻可以很好地工作。其中：k′=μ0c0x。可以看出，如果vds<(vgs-vt)，則id與vds之間關系為直線性（假定vgs與vds無關，由此產生一個等效電阻r=kl/w，k=1/［μ0c0x（vgs-vt）］，μ0為載流子的表面遷移率，c0x為柵溝電容密度；k值通常在1000～3000ω/。實驗證明，在vds<0.5（vgs-vt）時，近似情況是十分良好的。圖1（c)，(d)雖然可以改進電阻率的線性，但是犧牲了面積增加了復雜度。

        在設計中有時要用到交流電阻，這時其直流電流應為零。圖1所示的有源電阻不能滿足此條 件，因為這時要求其阻值為無窮大。顯然這是不可能的。這時可以利用mos管的開關特性來實現。

         3 電容電阻

        交流電阻還可以采用開關和電容器來實現。經驗表明，如果時鐘頻率足夠高，開關和電容的組合就可以當作電阻來使用。其阻值取決于時鐘頻率和電容值。

        在特定的條件下，按照采樣系統理論，在周期內的變化可忽略不計。

        其中，fc=1/t是信號φ1和φ2的頻率。