數字集成電路原理范文

導語：如何才能寫好一篇數字集成電路原理，這就需要搜集整理更多的資料和文獻，歡迎閱讀由公文云整理的十篇范文，供你借鑒。

篇1

【關鍵詞】數字電路 讀圖 基本方法

【中圖分類號】TN79 【文獻標識碼】A 【文章編號】1674-4810（2015）30-0123-03

人類生活帶著對電子技術越來越強烈的依賴進入新世紀。電子技術對人們的這種深刻影響，使廣大青少年及電子愛好者對電子技術知識的興趣也越來越濃厚。

在中學，物理是一門較難的學科，如電磁場的特性，學生看不見、摸不著。在職業學校電學也是課程中相對難學的一門課，一方面電學比較抽象，另一方面電工電子和一系列電路理解起來有個過程，尤其是電路圖，學會看電路圖，十分重要。

看懂電子電路圖是電子技術工作人員的基本能力，就如一個車工必須看懂機械零件圖一樣。因為只有看懂了電子電路原理圖以后才能對電路進行調試、維修和改進。因此，具有一定的電子電路圖的識圖技能是分析和解決電子技術問題和深入學習的基礎。

一 數字電路圖的識圖方法

首先讓我們了解一下什么是數字電路圖。

對數字信號進行處理的電路就是數字電路圖。數字電路有以下幾個顯著特點：（1）數字信號采用二值信息――高電平和低電平。（2）數字電路中的晶體管僅在“開關狀態”工作，即只工作在飽和和截止兩個狀態。這兩個狀態對應二值信息的0和1。（3）數字電路的基本單元對元器件的精度要求不高，只要能判斷出高、低電平就可以了，因此便于集成化和系列化生產，成本低廉，使用方便。（4）對數字電路的研究一般集中在輸入和輸出的邏輯關系方面，包括邏輯分析和邏輯設計。（5）數字電路能對數字信號進行邏輯和算術的運算，廣泛應用在智能控制和計算機等現代科技中。

電路圖就是人們使用約定的電路符號在紙上表示是幾點電路而繪制的圖形。使用電路圖，大大方便了人們對實際電路的分析、研究和描述。數字電路圖表明了數字電路的結構和實際連接方式，通過看數字電路圖就可以了解實際電路的情況。

1.識圖的基本任務和要點

我們知道，一般電子設備的內部都具有用電子元器件組裝的電路板，這些電路板上的元器件是按照相應的電路圖紙安裝起來的。這些電路圖紙通常被稱為電路圖。常見的電路圖有方框圖、原理圖、印刷版圖、裝配圖等。

印刷版圖和裝配圖都是體現裝配關系時使用的電路圖。它們非常直觀，但往往不反映電路的結構，一般不作為理解電路原理的依據。

方框圖是用來體現工作原理的電路圖。它是把能夠實現一定功能的電路組合（單元電路）抽象化。

電原理圖是最復雜的，但也是最有用的一種電路圖。它把實際電路的內部結構，各元件之間的連接情況，清晰、簡潔地反映出來。實際上，平時我們說的電路圖就是指電原理圖。閱讀和分析電原理圖是我們認識和理解一個電路最重要的途徑。

數字電路識圖的要點一般有以下幾點：首先，要注意系統性;其次，要重點分析了解集成電路功能、內電路組成和引腳作用，這是分析數字集成電路的關鍵。就是說要采取化整為零，然后集零為整的方法，即先對各個電路或各個信號處理進行獨立的分析，然后再將它們集合起來進行整體分析。

2.數字集成電路識圖的基本方法和要求

熟練掌握一些單元電路的基本組成形式和經典電路，如整流電路、穩壓電路和某些運放集成電路等。識圖時先將這些單元電路直接畫出來，形成電路原理圖的框架，這樣可提高識圖效率。

由于數字電路大多數是以集成電路為核心構成的，所以對數字電路進行讀圖之前要先對集成電路的情況有所了解，比如集成電路在應用方面的一些功能和特點等。

就功能而言：要從數字集成電路各引腳的外電路結構以及外電路所用元器件參數等去了解認識某一具體集成電路完整的工作情況。同時，還要認識這個完整的電路系統的功能。

就特點的體現而言：一般數字集成電路并不畫出所用集成電路的內電路方框圖，這給識圖帶來了很大困難，尤其對初學者進行電路分析來說更為不利。因此在分析這類數字集成電路圖時最好先查閱有關數字集成電路的應用手冊，找到數字集成電路的內電路方框圖，這樣可給該電路分析帶來很大方便。

初學者分析數字集成電路往往感到比分立器件更困難。其實在掌握讀圖的規律以后就會感到分析數字集成電路更方便。

篇2

關鍵詞：模擬 集成電路 設計 自動化綜合流程

中圖分類號：TN431 文獻標識碼：A 文章編號：1672-3791（2013）03（a）-0062-02

隨著超大規模集成電路設計技術及微電子技術的迅速發展，集成電路系統的規模越來越大。根據美國半導體工業協會（SIA）的預測，到2005年，微電子工藝將完全有能力生產工作頻率為3.S GHz，晶體管數目達1.4億的系統芯片。到2014年芯片將達到13.5 GHz的工作頻率和43億個晶體管的規模。集成電路在先后經歷了小規模、中規模、大規模、甚大規模等歷程之后，ASIC已向系統集成的方向發展，這類系統在單一芯片上集成了數字電路和模擬電路，其設計是一項非常復雜、繁重的工作，需要使用計算機輔助設計（CAD）工具以縮短設計時間，降低設計成本。

目前集成電路自動化設計的研究和開發工作主要集中在數字電路領域，產生了一些優秀的數字集成電路高級綜合系統，有相當成熟的電子設計自動化（EDA）軟件工具來完成高層次綜合到低層次版圖布局布線，出現了SYNOPSYS、CADENCE、MENTOR等國際上著名的EDA公司。相反，模擬集成電路自動化設計方法的研究遠沒有數字集成電路自動化設計技術成熟，模擬集成電路CAD發展還處于相當滯后的水平，而且離實用還比較遙遠。目前絕大部分的模擬集成電路是由模擬集成電路設計專家手工設計完成，即采用簡化的電路模型，使用仿真器對電路進行反復模擬和修正，并手工繪制其物理版圖。傳統手工設計方式效率極低，無法適應微電子工業的迅速發展。由于受數/模混合集成趨勢的推動，模擬集成電路自動化設計方法的研究正逐漸興起，成為集成電路設計領域的一個重要課題。工業界急需有效的模擬集成電路和數模混合電路設計的CAD工具，落后的模擬集成電路自動化設計方法和模擬CAD工具的缺乏已成為制約未來集成電路工業發展的瓶頸。

1 模擬集成電路的設計特征

為了縮短設計時間，模擬電路的設計有人提出仿效數字集成電路標準單元庫的思想，建立一個模擬標準單元庫，但是最終是行不通的。模擬集成電路設計比數字集成電路設計要復雜的得多，模擬集成電路設計主要特征如下。

（1）性能及結構的抽象表述困難。數字集成電路只需處理僅有0和1邏輯變量，可以很方便地抽象出不同類型的邏輯單元，并可將這些單元用于不同層次的電路設計。數字集成電路設計可以劃分為六個層次：系統級、芯片級（算法級），RTL級、門級、電路級和版圖級，電路這種抽象極大地促進了數字集成電路的設計過程，而模擬集成電路很難做出這類抽象。模擬集成電路的性能及結構的抽象表述相對困難是目前模擬電路自動化工具發展相對緩慢，缺乏高層次綜合的一個重要原因。

（2）對干擾十分敏感。模擬信號處理過程中要求速度和精度的同時，模擬電路對器件的失配效應、信號的耦合效應、噪聲和版圖寄生干擾比數字集成電路要敏感得多。設計過程中必須充分考慮偏置條件、溫度、工藝漲落及寄生參數對電路特性能影響，否則這些因素的存在將降低模擬電路性能，甚至會改變電路功能。與數字集成電路的版圖設計不同，模擬集成電路的版圖設計將不僅是關心如何獲得最小的芯片面積，還必須精心設計匹配器件的對稱性、細心處理連線所產生的各種寄生效應。在系統集成芯片中，公共的電源線、芯片的襯底、數字部分的開關切換將會使電源信號出現毛刺并影響模擬電路的工作，同時通過襯底禍合作用波及到模擬部分，從而降低模擬電路性能指標。

（3）性能指標繁雜。描述模擬集成電路行為的性能指標非常多，以運算放大器為例，其性能指標包括功耗、低頻增益、擺率、帶寬、單位增益頻率、相位余度、輸入輸出阻抗、輸入輸出范圍、共模信號輸入范圍、建立時間、電源電壓抑制比、失調電壓、噪聲、諧波失真等數十項，而且很難給出其完整的性能指標。在給定的一組性能指標的條件下，通常可能有多個模擬電路符合性能要求，但對其每一項符合指標的電路而言，它們僅僅是在一定的范圍內對個別的指標而言是最佳的，沒有任何電路對所有指標在所有范圍內是最佳的。

（4）建模和仿真困難。盡管模擬集成電路設計已經有了巨大的發展，但是模擬集成電路的建模和仿真仍然存在難題，這迫使設計者利用經驗和直覺來分析仿真結果。模擬集成電路的設計必須充分考慮工藝水平，需要非常精確的器件模型。器件的建模和仿真過程是一個復雜的工作，只有電路知識廣博和實踐經驗豐富的專家才能勝任這一工作。目前的模擬系統驗證的主要工具是SPICE及基于SPICE的模擬器，缺乏具有高層次抽象能力的設計工具。模擬和數模混合信號電路與系統的建模和仿真是急需解決的問題，也是EDA研究的重點。VHDL-AMS已被IEEE定為標準語言，其去除了現有許多工具內建模型的限制，為模擬集成電路開拓了新的建模和仿真領域。

（5）拓撲結構層出不窮。邏輯門單元可以組成任何的數字電路，這些單元的功能單一，結構規范。模擬電路的則不是這樣，沒有規范的模擬單元可以重復使用。

2 模擬IC的自動化綜合流程

模擬集成電路自動綜合是指根據電路的性能指標，利用計算機實現從系統行為級描述到生成物理版圖的設計過程。在模擬集成電路自動綜合領域，從理論上講，從行為級、結構級、功能級直至完成版圖級的層次的設計思想是模擬集成電路的設計中展現出最好的前景。將由模擬集成電路自動化綜合過程分為兩個過程。

模擬集成電路的高層綜合、物理綜合。在高層綜合中又可分為結構綜合和電路級綜合。由系統的數學或算法行為描述到生成抽象電路拓撲結構過程稱為結構級綜合，將確定電路具體的拓撲結構和確定器件尺寸的參數優化過程稱為電路級綜合。而把器件尺寸優化后的電路圖映射成與工藝相關和設計規則正確的版圖過程稱為物理綜合。模擬集成電路自動化設計流程如圖1所示。

2.1 模擬集成電路高層綜合

與傳統手工設計模擬電路采用自下而上（Bottom-up）設計方法不同，模擬集成電路CAD平臺努力面向從行為級、結構級、功能級、電路級、器件級和版圖級的（Top-down）的設計方法。在模擬電路的高層綜合中，首先將用戶要求的電路功能、性能指標、工藝條件和版圖約束條件等用數學或算法行為級的語言描述。目前應用的SPICE、MAST、SpectreHDL或者不支持行為級建模，或者是專利語言，所建模型與模擬環境緊密結合，通用性差，沒有被廣泛接受。IEEE于1999年3月正式公布了工業標準的數/模硬件描述語言VHDL-AMS。VHDL-1076.1標準的出現為模擬電路和混合信號設計的高層綜合提供了基礎和可能。VHDL一AMS是VHDL語言的擴展，重點在模擬電路和混合信號的行為級描述，最終實現模擬信號和數模混合信號的結構級描述、仿真和綜合125，28]。為實現高層次的混合信號模擬，采用的辦法是對現有數字HDL的擴展或創立新的語言，除VHDL.AMS以外，其它幾種模擬及數/模混合信號硬件描述語言的標準還有MHDL和Verilog-AMS。

2.2 物理版圖綜合

高層綜合之后進入物理版圖綜合階段。物理綜合的任務是從具有器件尺寸的電路原理圖得到與工藝條件有關和設計規則正確的物理版圖。由于模擬電路的功能和性能指標強烈地依賴于電路中每一個元件參數，版圖寄生參數的存在將使元件參數偏離其設計值，從而影響電路的性能。需要考慮電路的二次效應對電路性能的影響，對版圖進行評估以保證寄生參數、器件失配效應和信號間的禍合效應對電路特性能影響在允許的范圍內。基于優化的物理版圖綜合在系統實現時采用代價函數表示設計知識和各種約束條件，對制造成本和合格率進行評估，使用模擬退火法來獲取最佳的物理版圖。基于規則的物理版圖綜合系統將模擬電路設計專家的設計經驗抽象為一組規則，并用這些規則來指導版圖的布線布局。在集成電路物理綜合過程中，在保證電路性能的前提下，盡量降低芯片面積和功耗是必要的。同時應當在電路級綜合進行拓撲選擇和優化器件尺寸階段對電路中各器件之間的匹配關系應用明確的要求，以此在一定的拓撲約束條件下來指導模擬集成電路的版圖綜合。

模擬電路設計被認為是一項知識面廣，需多階段和重復多次設計，常常要求較長時間，而且設計要運用很多的技術。在模擬電路自動綜合設計中，從行為描述到最終的版圖過程中，還需要用專門的CAD工具從電路版圖的幾何描述中提取電路信息過程。除電路的固有器件外，提取還包括由版圖和芯片上互相連接所造成的寄生參數和電阻。附加的寄生成分將導致電路特性惡化，通常會帶來不期望的狀態轉變，導致工作頻率范圍的縮減和速度性能的降低。因此投片制造前必須經過電路性能驗證，即后模擬階段，以保證電路的設計符合用戶的性能要求。正式投片前還要進行測試和SPICE模擬，確定最終的設計是否滿足用戶期望的性能要求。高層綜合和物理綜合從不同角度闡述了模擬集成電路綜合的設計任務。電路的拓撲選擇和幾何尺寸可以看成電路的產生方面，物理版圖綜合得到模擬集成電路的電路版圖，可以認為電路的幾何設計方面。

參考文獻

篇3

在非微電子專業如計算機、通信、信號處理、自動化、機械等專業開設集成電路設計技術相關課程，一方面，這些專業的學生有電子電路基礎知識，又有自己本專業的知識，可以從本專業的系統角度來理解和設計集成電路芯片，非常適合進行各種應用的集成電路芯片設計階段的工作，這些專業也是目前芯片設計需求最旺盛的領域；另一方面，對于這些專業學生的應用特點，不宜也不可能開設微電子專業的所有課程，也不宜將集成電路設計階段的許多技術（如低功耗設計、可測性設計等）開設為單獨課程，而是要將相應課程整合，開設一到二門集成電路設計的綜合課程，使學生既能夠掌握集成電路設計基本技術流程，也能夠了解集成電路設計方面更深層的技術和發展趨勢。因此，在課程的具體設置上，應該把握以下原則。理論講授與實踐操作并重集成電路設計技術是一門實踐性非常強的課程。隨著電子信息技術的飛速發展，采用EDA工具進行電路輔助設計，已經成為集成電路芯片主流的設計方法。因此，在理解電路和芯片設計的基本原理和流程的基礎上，了解和掌握相關設計工具，是掌握集成電路設計技術的重要環節。技能培訓與前瞻理論皆有在課程的內容設置中，既要有使學生掌握集成電路芯片設計能力和技術的講授和實踐，又有對集成電路芯片設計新技術和更高層技術的介紹。這樣通過本門課程的學習，一方面，學員掌握了一項實實在在有用的技術；另一方面，學員了解了該項技術的更深和更新的知識，有利于在碩、博士階段或者在工作崗位上，對集成電路芯片設計技術的繼續研究和學習。基礎理論和技術流程隔離由于是針對非微電子專業開設的課程，因此在課程講授中不涉及電路設計的一些原理性知識，如半導體物理及器件、集成電路的工藝原理等，而是將主要精力放在集成電路芯片的設計與實現技術上，這樣非微電子專業的學生能夠很容易入門，提高其學習興趣和熱情。

2非微電子專業集成電路設計課程實踐

根據以上原則，信息工程大學根據具體實際，在計算機、通信、信號處理、密碼等相關專業開設集成電路芯片設計技術課程，根據近兩年的教學情況來看，取得良好的效果。該課程的主要特點如下。優化的理論授課內容1）集成電路芯片設計概論：介紹IC設計的基本概念、IC設計的關鍵技術、IC技術的發展和趨勢等內容。使學員對IC設計技術有一個大概而全面的了解，了解IC設計技術的發展歷程及基本情況，理解IC設計技術的基本概念；了解IC設計發展趨勢和新技術，包括軟硬件協同設計技術、IC低功耗設計技術、IC可重用設計技術等。2）IC產業鏈及設計流程：介紹集成電路產業的歷史變革、目前形成的“四業分工”，以及數字IC設計流程等內容。使學員了解集成電路產業的變革和分工，了解設計、制造、封裝、測試等環節的一些基本情況，了解數字IC的整個設計流程，包括代碼編寫與仿真、邏輯綜合與布局布線、時序驗證與物理驗證及芯片面積優化、時鐘樹綜合、掃描鏈插入等內容。3）RTL硬件描述語言基礎：主要講授Verilog硬件描述語言的基本語法、描述方式、設計方法等內容。使學員能夠初步掌握使用硬件描述語言進行數字邏輯電路設計的基本語法，了解大型電路芯片的基本設計規則和設計方法，并通過設計實踐學習和鞏固硬件電路代碼編寫和調試能力。4）系統集成設計基礎：主要講授更高層次的集成電路芯片如片上系統（SoC）、片上網絡（NoC）的基本概念和集成設計方法。使學員初步了解大規模系統級芯片架構設計的基礎方法及主要片內嵌入式處理器核。

豐富的實踐操作內容1）Verilog代碼設計實踐：學習通過課下編碼、上機調試等方式，初步掌握使用Verilog硬件描述語言進行基本數字邏輯電路設計的能力，并通過給定的IP核或代碼模塊的集成，掌握大型芯片電路的集成設計能力。2）IC前端設計基礎實踐：依托Synopsys公司數字集成電路前端設計平臺DesignCompiler，使學員通過上機演練，初步掌握使用DesignCompiler進行集成電路前端設計的流程和方法，主要包括RTL綜合、時序約束、時序優化、可測性設計等內容。3）IC后端設計基礎實踐：依托Synopsys公司數字集成電路后端設計平臺ICCompiler，使學員通過上機演練，初步掌握使用ICCompiler進行集成電路后端設計的流程和方法，主要包括后端設計準備、版圖規劃與電源規劃、物理綜合與全局優化、時鐘樹綜合、布線操作、物理驗證與最終優化等內容。靈活的考核評價機制1）IC設計基本知識筆試：通過閉卷考試的方式，考查學員隊IC設計的一些基本知識，如基本概念、基本設計流程、簡單的代碼編寫等。2）IC設計上機實踐操作：通過上機操作的形式，給定一個具體并相對簡單的芯片設計代碼，要求學員使用Synopsys公司數字集成電路設計前后端平臺，完成整個芯片的前后端設計和驗證流程。3）IC設計相關領域報告：通過撰寫報告的形式，要求學員查閱IC設計領域的相關技術文獻，包括該領域的前沿研究技術、設計流程中相關技術點的深入研究、集成電路設計領域的發展歷程和趨勢等，撰寫相應的專題報告。

3結語

篇4

引言

隨著城市化的逐步發展，城市交通也發生了巨大的變化，雖然新修建數條高速公路及普通道路，但隨著汽車的日益增長，市區交通仍然變得十分擁擠，而這些因素對人們的安全出行也帶來很大隱患。各交通路口的信號燈作為交管部門管理交通的重要工具之一，其合理使用可以為人們的安全出行提供保障。交通信號燈主要由城市交通控制系統控制。現代城市交通監控指揮系統中的城市交通控制系統一個綜合化的計算機道路交通管理系統，其主要功能包括城市交通數據監測、交通信號燈控制以及交通疏導。在以計算機為主體的信息化交通管理系統中，如何運用科學的控制方法對已建的城市道路結構進行優化調度，緩解道路的交通擁堵狀況，越來越成為交通運輸管理和城市規劃系統亟待研究的課題。數字電路具有邏輯性強和靈活性強的特點，數字電路芯片只要在一定范圍內輸入，都能得到穩定的輸出，調試起來比較容易，電路工作也比較穩定，所以被廣泛用于各種領域。本文著重介紹運用數字集成電路進行控制的交通燈的設計思路。

1交通燈的設計要求及總體方案

1.1設計要求主干道和支干道十字路口設置交通燈，控制兩條交叉道路上的車輛通行。①每條道路設1組由黃、紅、綠燈組成的信號燈，綠燈表示允許通行，紅燈表示禁止通行，黃燈表示該車道上已過停車線的車輛繼續通行，而未過停車線的車輛停止。②當主干道綠燈亮時，支干道紅燈亮，且主干道綠燈亮的時間不少于60s。③當主干道紅燈亮時，支干道綠燈亮，且支干道綠燈亮的時間不超過30s。④每次變換通行車道前，要求黃燈先亮5s。1.2總體方案根據設計要求，交通燈控制系統的組成框圖如圖1所示：十字路通燈工作狀態數據由狀態控制器進行監測記錄，通過狀態譯碼器分別點亮相應狀態的信號燈，秒脈沖發生器產生整個定時系統時基脈沖，通過減數計數器對脈沖減計數，達到控制每一種工作狀態的持續時間，減數計數器的回零脈沖使狀態控制器完成狀態轉換，同時譯碼器根據系統的下一個工作狀態決定計數器下一次減計數的初始值，減計數器的狀態由BCD譯碼器、數碼管顯示。

2設計的主體內容

2.1狀態控制器的設計①S0狀態表示主干道綠燈亮，支干道紅燈亮，60s定時開始計時，且通車時間未超過60s。②S1狀態表示主干道通車時間已達到30s，此時主干道黃燈亮，支干道紅燈亮，5s定時器開始計時。③S2狀態表示主干道黃燈時間已超過5s，此時，主干道紅燈亮，支干道綠燈亮，30s定時器開始計時。④S3狀態表示支干道通車時間已超過30s，此時，主干道紅燈亮，支干道黃燈亮，5s定時器開始計時，以后當支干道黃燈計時超過5s時，接S0狀態。這四個狀態可以用二進制編碼表示，S0用00表示，S1用01表示，S2用10表示，S3用11表示，其狀態轉換圖2所示。這是一個二位二進制計數器，可采用中規模集成計數器CD4029構成狀態控制器。CD4029是一種CMOS電路二進制/十進制可異步置數的可逆計數器，若要實現多級級聯，只需將前級計數器的進/借位信號CO連到下級計數器控制端C1即可，CD4029可實現二進制/十進制的可進位，可預置的加/減數。狀態器的脈沖可以用來自減法計數器的借位輸出，根據譯碼顯示器的借位變化來改變狀態器的輸入，控制狀態器的輸出。由CD4029所組成的狀態控制器如圖3所示。2.2譯碼電路的設計主干道上紅、綠、黃信號燈的狀態主要取決于狀態控制器的輸出狀態，它們之間的關系見真值表，如表1。對于信號燈狀態，“1”表示燈亮，“0”表示燈滅，兩個方向的信號燈有4種輸出狀態。由真值表分析可以求出各信號燈的邏輯關系。選用半導體發光二極管來模擬交通燈，由于門電路的帶灌電流的能力比一般帶拉電流的能力強，要求門電路輸出低電平時，點亮相應的發光二極管，所以在狀態輸出端設置了與非門和非門，以滿足低電平的要求。狀態譯碼電路如圖4所示。2.3定時電路的設計定時要求主干道綠燈顯示60s，支干道綠燈顯示30s，黃燈顯示5s，故需要一個能實現自動調節不同時間的定時器74LS245，通過使能端和控制端可以控制不同數字的輸出。預置到減數計數器的時間可以通過3片74LS245來實現，3片74LS245的輸入數據分別接入60、30、5這3個不同的數字，74LS245的輸出數據和減法計數器相連，實現設計要求的計時時間。三片74LS245的輸出與否由狀態控制器來實現，當狀態控制器在S0（Q2Q1=01）狀態S4（Q2Q1=11）狀態時要求黃燈亮，要求減法計數器從初始值5開始計時，可以看出黃燈亮時Q1必須為1，所以可以用Q1來控制接數字5的74LS245。當主干道綠燈亮時，60s計數器開始計時，由于74LS245的EN端接入低電平有效，而信號燈也是接人低電平有效，所以可以把74LS245的EN端與主干道的綠燈連接，同理，輸入數據20的74LS245可以與支干道的綠燈信號相連，74LS245的管腳圖如圖5所示。它主要實現的是三態門的功能，輸出端除了有高電平和低電平兩種狀態外，還有第三種狀態高阻狀態。其邏輯功能是：當使能控制信號EN=0時，若DIR=1，則數據傳輸通路為A到B，若DIR=0，則數據傳輸通路為B到A；而EN=1時，無論DIR為何值，A、B之間均呈高阻狀態。定時器的減數器主要是由異步可逆二/十進制計數器來實現，譯碼和顯示電路主要是由74LS47和數碼管來產生，74LS47管腳圖如圖6所示。2.4脈沖產生電路的設計脈沖的產生電路主要是由555定時器產生的。555定時器是一種中規模集成電路，只要在外部配上適當的幾個元件，就可以構成施密特觸發器，單穩態觸發器及多諧振蕩器等脈沖與變換電路，該器件的電源電壓為4.5~16V，驅動電流可達到200mA左右，并且可以與TTL、CMOS邏輯電平相兼容。多諧振蕩器是一種無穩態電路。對該電路通電后，電路狀態可以自動變換并且產生矩形波的輸出。555定時器組成的的脈沖發生器如圖7所示。將以上各模塊進行邏輯連接，得到系統的電路原理圖，如圖8所示。將各單元部分按照電路圖連接后，進行各單元電路調試及整體調試，并通過軟件仿真驗證，完全達到設計要求數字集成電路具有體積小、重量輕、壽命長、可靠性高、性能好等優點，同時成本低，便于大規模生產，由數字集成電路控制的交通信號燈也會越來越廣泛地使用。

參考文獻：

[1]李中發．數字電子技術[M]．北京：水利水電出版社，2001．

[2]時萬春．現代集成電路測試技術[M]．化學工業出版社，2006．

[3]楊兆生．新一代智能化交通控制系統關鍵技術及其應用[M]．北京：中國鐵道出版社，2008．

篇5

針對課堂教學的局限性，鼓勵學生養成課外積極收集相關專業知識的主動自學能力；鼓勵學生積極參加各種設計競賽，將所學知識靈活應用于實踐，并使學生逐漸形成創新性思維，具有較高的工程素質和實踐能力。

二、基于FPGA技術的課程教學改革策略

1.明確教學目標

即通過對集成電路相關企業進行調研，了解企業對集成電路專業學生在FPGA技術方面所需的應用技能，進一步明確FPGA技術的教學目標。往往每個企業的研究方向不同，所用的開發環境、仿真工具都各不相同。為了滿足學生就業需求，教學目標應該重基礎、求延伸。在基礎扎實的基礎上，在應用方向上尋求延伸，使學生多接觸各種常用的典型開發環境。

2.整合與FPGA技術相關的課程，設計教學內容

由于幾門相關的課程由不同的教師在不同學期授課，同時存在著有些知識點重復講授，而有些重要知識點又在課程中沒有涉及到的現象。再加上對于硬件描述語言的學習僅僅通過課堂教學是遠遠不夠的，應該邊學邊練。根據專業特色、企業需求及修訂后的教學目標，對原FPGA技術相關的多門課程的教學內容進行深入分析，依據教學內容的關聯程度，制定課程整合方案，調整教學計劃，合理安排授課內容，做好銜接，充分利用教學資源。主要包括“硬件描述語言”增設相應實驗課（modelsim仿真）；原“數字集成電路設計”的實驗內容改為quartusii開發工具綜合項目設計實驗；“FPGA原理與應用”除了介紹原理應用方面外，另增設針對FPGA實驗箱的實驗項目（Xilinx的ise開發工具）；“SOPC設計技術”課程中要求學生熟練掌握sopcbuilder和XilinxEDK開發環境，使學生同時掌握并比較兩大公司的典型開發環境，以及系統級設計方法。

3.增設“ASIC綜合與時序分析”課程

現有的一部分FPGA教學實驗，僅僅停留在讓學生熟悉FPGA的設計流程、設計步驟，這遠遠不夠。綜合時序分析在電路設計中起著至關重要的作用，應進一步加強綜合時序分析環節，數字集成電路實驗不能僅停留在將RTL級代碼映射為電路結構的表面工作，應深入分析電路的時序、面積及功耗，讓學生具體體會各種約束在電路具體實現中的意義。因此，增設“ASIC綜合與時序分析”課程，針對ASIC設計購置了Synopsys軟件并建立了相應機房，使學生熟練掌握不同的設計軟件，以滿足設計需求。

4.調整實驗計劃，提高學生的動手能力

數字集成電路實驗通常以Modelsim仿真為主，學生只有在最后一個綜合實驗中才能用到FPGA開發板，開發板利用率不高，而且學生對開發板的熟悉程度根本不夠。應該增加FPGA開發實驗項目，讓學生熟悉開發板結構、核心器件及外設結構、連接方式，真正能熟悉開發工具，熟練掌握開發流程，鼓勵學生多動手、多實踐，真正做到活學活用。

5.加強師資隊伍建設

由于行業技術更新快，新技術、新工具層出不窮，而學校又存在講授知識老舊，教師技術參差不齊等諸多問題。因此必須加強師資隊伍建設，進行定期技術培訓，及時更新知識結構。通過定期培訓，可以為課程中實驗授課做較好的技術支持。同時支持教師參加培訓，使一線教師能有機會直接與各地從事集成電路數字設計的一線工程師（包括清華微電子所、中芯國際、華納電子、大唐微電子等知名單位的一線工程師）進行交流。及時了解行業新動態、新趨勢、新技術以及主流工具，更好地將最新的知識及相關信息傳授給學生，緊跟時代步伐。

6.變革教學方法

傳統的教學方法強調以課堂為中心、以教師為中心、以教材為中心，主要以講授為主，而忽視學生的積極性、主動性及創造性的發揮，這將影響FPGA技術的教學效果。而且這種方式過于枯燥，對FPGA技術教學遠遠不足。在FPGA技術的教學中，根據講授的內容，采用不同的教學方法。除了課堂講授外，在講解具體實例時應采用演示法。FPGA技術的實踐性和應用性很強，設置相關課內實驗應分為基礎性實驗、提高性實驗和綜合性實驗。在實踐教學中要堅持“重基礎與技能、求綜合與創新”的改革思路，加強學生工程思維訓練、調試和分析能力，提高實踐教學體系的創新性、綜合性。除課堂講授外，督促學生在教師指導下自學、自講，以討論為主的教學方式，并根據合作程序及自愿原則進行分組。針對“集成電路設計方法”課程教學內容，建立課外創新小組，為每個小組的階段性成果在課堂上進行成果，鍛煉學生的語言表達能力，建立自信心。同時，由教師引導，對創新小組遇到的問題進行課堂討論、分析，調動每個學生的積極性，提高學生自行發現問題、分析問題及解決問題的能力，取得了很好的效果。教師通過與學生互動了解學生的興趣、難點所在，有目的地調整教學內容，使課堂更靈活、更有效地解決學生在學習過程中的各種問題，

7.與企業合作

建立實訓基地，培養學生的團隊精神。有些能力較強的學生習慣于獨立完成某個項目，這違背了企業需要具有團隊協作精神成員的培養方針。實訓基地以分組形式分配項目，對每個學生進行明確分工，讓學生在每個項目中分別擔任項目團隊中的不同角色，承擔各自的任務，以團隊形式完成所分配的項目，并且每個學生在課程結業時必須完成項目團隊中不同角色的任務，得到相應學分。以實際項目為基礎，領著學生從立項到著手設計再到最終完成設計，讓學生熟練掌握項目完成的各個過程。在進行綜合項目實現的過程中，學生能體會到課堂知識用于實踐是遠遠不足的，這將促進學生查找相關資料進行自主學習，培養學生的自學能力、發現問題、分析問題及解決問題的能力。

8.制定FPGA應用能力評價標準

篇6

關鍵詞：集成電路設計；本科教學；改革探索

作者簡介：殷樹娟（1981-），女，江蘇宿遷人，北京信息科技大學物理與電子科學系，講師；齊臣杰（1958-），男，河南扶溝人，北京信息科技大學物理與電子科學系，教授。（北京 100192）

基金項目：本文系北京市教委科技發展計劃面上項目（項目編號：KM201110772018）、北京信息科技大學教改項目（項目編號：2010JG40）的研究成果。

中圖分類號：G642.0     文獻標識碼：A     文章編號：1007-0079（2012）04-0064-02

1958年，美國德州儀器公司展示了全球第一塊集成電路板，這標志著世界從此進入到了集成電路的時代。在近50年的時間里，集成電路已經廣泛應用于工業、軍事、通訊和遙控等各個領域。集成電路具有體積小、重量輕、壽命長和可靠性高等優點，同時成本也相對低廉，便于進行大規模生產。自改革開放以來，我國集成電路發展迅猛，21世紀第1個10年，我國集成電路產量的年均增長率超過25%，集成電路銷售額的年均增長率則達到23%。我國集成電路產業規模已經由2001年不足世界集成電路產業總規模的2%提高到2010年的近9%。我國成為過去10年世界集成電路產業發展最快的地區之一。伴隨著國內集成電路的發展，對集成電路設計相關人員的需求也日益增加，正是在這種壓力驅動下，政府從“十五”計劃開始大力發展我國的集成電路設計產業。

在20世紀末21世紀初，國內集成電路設計相關課程都是在研究生階段開設，本科階段很少涉及。不僅是因為其難度相對本科生較難接受，而且集成電路設計人員的需求在我國還未進入爆發期。我國的集成電路發展總體滯后國外先進國家的發展水平。進入21世紀后，我國的集成電路發展迅速，集成電路設計需求劇增。[1]為了適應社會發展的需要，同時也為更好地推進我國集成電路設計的發展，國家開始加大力度推廣集成電路設計相關課程的本科教學工作。經過十年多的發展，集成電路設計的本科教學取得了較大的成果，較好地推進了集成電路設計行業的發展，但凸顯出的問題也日益明顯。本文將以已有的集成電路設計本科教學經驗為基礎，結合對相關院校集成電路設計本科教學的調研，詳細分析集成電路設計的本科教學現狀，并以此為基礎探索集成電路設計本科教學的改革。

一、集成電路設計本科教學存在的主要問題

在政府的大力扶持下，自“十五”計劃開始，國內的集成電路設計本科教學開始走向正軌。從最初的少數幾個重點高校到后來眾多相關院校紛紛設置了集成電路設計本科專業并開設了相關的教學內容。近幾年本科學歷的集成電路設計人員數量逐漸增加，經歷本科教學后的本科生無論是選擇就業還是選擇繼續深造，都對國內集成電路設計人員緊缺的現狀起到了一定的緩解作用。但從企業和相關院校的反饋來看，目前國內集成電路設計方向的本科教學仍然存在很多問題，教學質量有待進一步提高，教學手段需做相應調整，教學內容應更多地適應現階段產業界發展需求。其主要存在以下幾方面問題。

首先，課程設置及課程內容不合理，導致學生學習熱情降低。現階段，對于集成電路設計，國內的多數院校在本科階段主要開設有如下課程：“固體物理”、“晶體管理”、“模擬集成電路設計”和“數字集成電路設計”（各校命名方式可能有所不同）等。固體物理和晶體管原理是方向基礎課程，理論性較強，公式推導較多，同時對學生的數學基礎要求比較高。一方面，復雜的理論分析和繁瑣的公式推導嚴重降低了本科生的學習興趣，尤其是對于很多總體水平相對較差的學生。而另外一方面，較強的數學基礎要求又進一步打擊學生的學習積極性。另外，還有一些高等院校在設置課程教學時間上也存在很多問題。例如：有些高等院校將“固體物理”課程和“半導體器件物理”課程放在同一個學期進行教學，對于學生來說，沒有固體物理的基礎就直接進入“晶體管原理”課程的學習會讓學生很長一段時間都難以進入狀態，將極大打擊學生的學習興趣，從而直接導致學生厭學甚至放棄相關方向的學習。而這兩門課是集成電路設計的專業基礎課，集成電路設計的重點課程“模擬集成電路設計”和“數字集成電路設計”課程的學習需要這兩門課的相關知識作為基礎，如果前面的基礎沒有打好，很難想象學生如何進行后續相關專業知識的的學習，從而直接導致學業的荒廢。

其次，學生實驗教學量較少，學生動手能力差。隨著IC產業的發展，集成電路設計技術中電子設計自動化（Electronic design automatic，EDA）無論是在工業界還是學術界都已經成為必備的基礎手段，一系列的設計方法學的研究成果在其中得以體現并在產品設計過程中發揮作用。因此，作為集成電路設計方向的本科生，無論是選擇就業還是選擇繼續深造，熟悉并掌握一些常用的集成電路設計EDA工具是必備的本領，也是促進工作和學習的重要方式。為了推進EDA工具的使用，很多EDA公司有專門的大學計劃，高校購買相關軟件的價格相對便宜得多。國家在推進IC產業發展方面也投入了大量的資金，現在也有很多高等院校已經具備購買相關集成電路設計軟件的條件，但學生的實際使用情況卻喜憂參半。有些高校在培養學生動手能力方面確實下足功夫，學生有公用機房可以自由上機，只要有興趣學生可以利用課余時間摸索各種EDA軟件的使用，這對他們以后的工作和學習奠定了很好的基礎。但仍然還有很多高校難以實現軟件使用的最大化，購買的軟件主要供學生實驗課上使用，平時學生很少使用，實驗課上學到的一點知識大都是教師填鴨式灌輸進去的，學生沒有經過自己的摸索，畢業后實驗課上學到的知識已經忘得差不多了，在后續的工作或學習中再用到相關工具時還得從頭再來學習。動手能力差在學生擇業時成為一個很大的不足。[2]

再者，理工分科紊亂，屬性不一致。集成電路設計方向從專業內容及專業性質上分應該屬于工科性質，但很多高校在專業劃分時卻將該專業劃歸理科專業。這就使得很多學生在就業時遇到問題。很多招聘單位一看是理科就片面認為是偏理論的內容，從而讓很多學生錯失了進一步就業的好機會。而這樣的結果直接導致后面報考該專業的學生越來越少，最后只能靠調劑維持正常教學。其實，很多高校即使是理科性質的集成電路設計方向學習的課程和內容，與工科性質的集成電路設計方向是基本一致的，只是定位屬性不一致，結果卻大相徑庭。

二、改革措施

鑒于目前國內集成電路設計方向的本科教學現狀，可以從以下幾個方面改進，從而更好地推進集成電路設計的本科教學。

1.增加實驗教學量

現階段的集成電路本科教學中實驗教學量太少，以“模擬集成電路設計”課程為例，多媒體教學量40個學時但實驗教學僅8個學時。相對于40個學時的理論學習內容，8個學時的實驗教學遠遠不能滿足學生學以致用或將理論融入實踐的需求。40個學時的理論課囊括了單級預算放大器、全差分運算放大器、多級級聯運算放大器、基準電壓源電流源電路、開關電路等多種電路結構，而8個學時的實驗課除去1至2學時的工具學習，留給學生電路設計的課時量太少。

在本科階段就教會學生使用各種常用EDA軟件，對于增加學生的就業及繼續深造機會是非常必要的。一方面，現在社會的競爭是非常激烈的，很少有單位愿意招收入職后還要花比較長的時間專門充電的新員工，能夠一入職就工作那是最好不過的。另一方面，實驗對于學生來說比純理論的學習更容易接受，而且實驗過程除了可以增加學生的動手操作能力，同樣會深化學生對已有理論知識的理解。因此，在實踐教學工作中，增加本科教學的實驗教學量可以有效促進教學和增進學生學習興趣。

2.降低理論課難度尤其是復雜的公式推導

“教師的任務是授之以漁，而不是授之以魚”，這句話對于集成電路設計專業老師來說恰如其分。對于相同的電路結構，任何一個電路參數的變化都可能會導致電路性能發生翻天覆地的變化。在國際國內，每年都會有數百個新電路結構專利產生，而這些電路的設計人員多是研究生或以上學歷人員，幾乎沒有一個新的電路結構是由本科生提出的。

對于本科生來說，他們只是剛剛涉足集成電路設計產業，學習的內容是最基礎的集成電路相關理論知識、電路結構及特點。在創新方面對他們沒有過多的要求，因此他們不需要非常深刻地理解電路的各種公式尤其是復雜的公式及公式推導，其學習重點應該是掌握基礎的電路結構、電路分析基本方法等，而不是糾結于電路各性能參數的推導。例如，對于集成電路設計專業的本科必修課程――“固體物理”和“晶體管原理”，冗長的公式及繁瑣的推導極大地削弱了學生的學習興趣，同時對于專業知識的理解也沒有太多的益處。[3]另外，從專業需要方面出發，對于集成電路設計者來說更多的是需要學生掌握各種半導體器件的基本工作原理及特性，而并非是具體的公式。因此，減少理論教學中繁瑣的公式推導，轉而側重于基本原理及特性的物理意義的介紹，對于學生來說更加容易接受，也有益于之后“模擬集成電路”、“數字集成電路”的教學。

3.增加就業相關基礎知識含量

從集成電路設計專業進入本科教學后的近十年間本科生就業情況看，集成電路設計專業的本科生畢業后直接從事集成電路設計方向相關工作的非常少，多數選擇繼續深造或改行另謀生路。這方面的原因除了因為本科生在基本知識儲備方面還不能達到集成電路設計人員的要求外，更主要的原因是隨著國家對集成電路的大力扶持，現在開設集成電路設計相關專業的高等院校越來越多，很多都是具有研究生辦學能力的高校，也就是說有更多的更高層次的集成電路設計人才在競爭相對原本就不是很多的集成電路設計崗位。

另外一方面，集成電路的版圖、集成電路的工藝以及集成電路的測試等方面也都是與集成電路設計相關的工作，而且這些崗位相對于集成電路設計崗位來說對電路設計知識的要求要低很多。而從事集成電路版圖、集成電路工藝或集成電路測試相關工作若干年的知識積累將極大地有利于其由相關崗位跳槽至集成電路設計的相關崗位。因此，從長期的發展目標考慮，集成電路設計專業本科畢業生從事版圖、工藝、測試相關方向的工作可能更有競爭力，也更為符合本科生知識儲備及長期發展的需求。這就對集成電路設計的本科教學內容提出了更多的要求。為了能更好地貼近學生就業，在集成電路設計的本科教學內容方面，教師應該更多地側重于基本的電路版圖知識、硅片工藝流程、芯片測試等相關內容的教學。

三、結論

集成電路產業是我國的新興戰略性產業，是國民經濟和社會信息化的重要基礎。大力推進集成電路產業的發展，必須強化集成電路設計在國內的本科教學質量和水平，而國內的集成電路設計本科教學還處在孕育發展的嶄新階段，它是適應現代IC產業發展及本科就業形勢的，但目前還存在很多問題亟待解決。本文從已有的教學經驗及調研情況做了一些分析，但這遠沒有涉及集成電路設計專業本科教學的方方面面。不過，可以預測，在國家大力扶持下，在相關教師及學生的共同努力下，我國的集成電路設計本科教學定會逐步走向成熟，更加完善。

參考文獻：

[1]王為慶.高職高專《Protel電路設計》教學改革思路探索[J].考試周刊,2011,(23).

篇7

【關鍵詞】集成電路;測試管理系統;開發;利用

伴隨著科學技術的不斷發展，半導體集成電路也出現了日新月異的變化，結構復雜、大規模、速度快、功能多的電路逐漸得到有效開發，半導體制造工藝技術逐漸完善，其中尤為特別的是數字電路變化。基于此種形勢下，對集成電路測試提出了更高的要求。在以往測試軟件編制中，程序主要以測試流程為導向，堅持自上至下原則進行排列，將程控指令、測試參數、測試結果等都納入文本測試軟件中，這種編程面向過程，語法規則特定。但工程師必須要具有一定的編程技能，由于編程過程復雜，自動化測試不具高效性、快速性和同步性。目前，伴隨著半導體技術的不斷進步，圖形化編程語言編程為工程師提供一個有效的可編程平臺。筆者主要綜合自身多年來在半導體企業從事集成電路測試工作實踐和管理經驗，深入探究集成電路測試系統管理及其開發應用，旨在實現集成電路測試精細化管理的要求和行業可持續發展。

1.集成電路測試設備及配件概述

1.1 集成電路測試設備功能分析

針對集成電路測試設備及功能而言，主要體現在四個方面：

（1）測試機。測試機主要參考因素包括硬件架構端子數、操作系統環境、時鐘速度、程序開發工具、應用程序等，早期測試機多以C、Pascal等程序語言為開發工具，目前VB應用廣泛，各種輔助應用程序為測試工程師提供了發展時機;

（2）晶圓針測機。目前，四寸至十二寸晶圓均經針測機在晶舟與測試機間進行存取，此種設備對機械自動化、結構精密度、運轉穩定度要求較高;

（3）器件分類機。分類機主要執行測試機與集成電路成品間的電性接觸，按照測試程序中定義結果進行分類;

（4）預燒爐。早期預燒爐主要提供預燒條件中所需電流、偏壓、波形電路機制，目前主要以封裝類型為依據來進行設計，對被測器件具有承載作用。

1.2 集成電路測試機原理

測試機多由高性能量測儀器構成，而測試系統屬于測試儀器與計算機控制的綜合體。計算機控制主要是經由測試程序執行指令集對測試硬件進行控制，最終由測試系統提供測試結果。為保證測試結果的一致性，必須要對測試系統進行定期校正處理，一般應用校正芯片對測量儀器精準性進行驗證。目前，多數測試系統可測試具有特定類別特征的集成電路，通用器件種類包括數字、內存、混合信號、模擬。一般而言，測試系統包括來源內存、捕捉內存、測試樣本或掃描向量內存、端子電路，而測試方法主要采用施加與測量模式，通過設置測量范圍、測量極限、設備性能參數而完成測試作業。

2.集成電路測試數據分析

為了開發集成電路測試管理系統，必須要詳細分析現有的產品管理過程與測試流程，從而優化系統功能與框架設計。首先，要對現有產品測試數據進行統計分析。一般而言，集成電路測試生產線上具有4個左右的測試平臺，每個測試平臺對不同產品、測試參數所提供的測試數據、時間不盡相同。通常狀況下，測試結果屬于生產過程總體情況的直接反映指標，優化測試參數，能獲取產品良率信息。在現階段，由于測試參數較多，且各個參數間能產生不同程度的交互效應，最終影響統計性質。目前，就測試統計工具分析方法而言，主要包括兩種：一是比較分析，二是相關性分析。譬如在不同條件下，可對每片晶片測試參數進行比較分析，觀察測試參數之間的差異性。同時，可將測試參數與WS數據、測試數據、iEMS數據進行相關性分析，尋找相關性誘因。以上兩種分析方法均在明確現有歷史數據對產品設備、生產狀況的影響下進行。應用現有數據預測產品特征，考慮到測試問題具有復雜性，工程師往往無法對測試結果的準確性進行優化判斷。

在實際分析過程中，可綜合多種統計手段來進行分類效果預測。具體而言，必須要注意四個問題：

（1）明確好壞組。基于掌握歷史測試數據的基礎上確定好壞組分組規則;

（2）對測試參數進行刪選。擇取與另一平臺測試數據具有相關性的測試參數，并進行集合，在此基礎上擇取好壞組間差異顯著的測試參數;

（3）對主成分進行綜合分析。針對具有差異性的測試參數而言，必須要作正交化處理，將測試參數間的交互作用及時消除;

（4）判別分析。對待預測晶圓至好壞兩組距離進行計算，應用具有統計學意義的Mahalanobis距離將常用遠近距離進行替代，并將其歸納到距離近的那組，實現分類目標。此流程可優化最終結果，同時在研究過程中還可運用判別分析、分析流程等篩選方法。

3.集成電路測試管理系統設計

3.1 集成電路測試系統數據庫概念與邏輯設計

針對集成電路測試系統數據庫概念設計而言，主要包括四類方法：一是自頂向下，二是自底向上，三是逐步擴張，四是混合策略。就測試管理開發而言，主要應用自底向上方法，即首先勾畫局部概念結構，并將各個局部進行集合，最終獲取全局概念結構。于構建概念模型前，必須要深入分析需求分析中形成的數據，把握數據實體屬性，構建實體間關系。在數據庫開發時期，開發環境擇取Web應用框架（Django），按照系統情況，于數據流圖中擇取適當數據流圖，每部分均與一個局部應用相對應，聯系各個局部數據流程圖，檢查概念模型圖設計的精準性。

概念結構屬于數據模型的基礎，為了達到測試管理系統要求，要將概念結構轉化為數據模型。在數據庫管理系統中，通常只支持網狀、關系、層次三種模型中的某一具體數據模型，導致各個數據庫管理系統硬件具有局限性。因此，在邏輯結構設計中，首先要對概念結構進行轉化，促使其常用網狀、層次模型，并基于特定數據庫系統輔助下，促使轉化為數據模型。同時，數據庫擇取MySQL，降低總體擁有成本。

3.2 集成電路測試系統數據庫物理設計

就集成電路測試系統數據庫物理設計而言，首先要明確數據庫物理結構，再對其進行綜合評價，其內容主要包括三個方面：

（1）數據儲存結構。在對數據存儲結構進行評價時，要將維護代價、存取時間、空間利用率作為考慮因素。一般而言，將冗余數據消除，能有效節約存儲空間，但易增大查詢代價，故要權衡利益，擇取折中方案。MySQL屬于關系型數據庫，聚簇功能強大，為了保證查詢速度，可將屬性上存在相同值的元組進行集中，存入物理塊中;

（2）數據存儲位置。在開展數據庫物理設計時，可將MySQL數據庫中的用戶表空間與系統文件相對應的數據存入磁盤驅動器中，以達索引與數據庫軟件、表分類存放目的。針對MySQL數據庫而言，可將不同用戶建立的表進行分類存放，可最大限度地優化數據庫;

（3）數據存取路徑。在關系數據庫中，要明確存取路徑，尋找索引構建方法。索引作為一種數據庫結構，主要包括三種形式：一是簇索引，二是表索引，三是位映射索引。在MySQL數據庫中，利用索引可提高聚集中數據與表檢索速度。科學應用索引，能降低磁盤I/O操作次數。

4.集成電路測試管理系統的實現與開發利用

4.1 集成電路測試數據輸入

在測試生產線上，由于每天都會出現大量的晶圓測試作業，故針對產品測試管理系統來講，必須要將晶圓信息輸入到相應數據庫中，便于后續功能操作的實現。在現有測試生產線上，一部分產品信息可實現自動輸入，譬如每片晶圓均存在自身產品批次與編號，于晶圓制造中可將此類信息標記在晶圓表面上，經由晶圓針測機自動識別裝置進行讀取。待讀取完畢后輸入到相關的測試結果中。而就其它無法自動輸入信息而言，譬如測試接口、針測卡、測試設備等信息，必須要進行手動輸入。

基于把控生產線實際狀況的基礎上，每名錄入員均需進行班組個人生產日報的錄入，工作量相對較大，同時考慮到系統實際需要，于每2小時需要進行一次數據錄入，故必須要重視錄入速度。當數據被錄入子菜單時，其每頁面設計必須要采用Django的第三方控件，利用其強大功能以達無鼠標操作目標。從本質上來講，輸入員將該子頁面打開后，僅有鍵盤可進行輸入操作，方便較為快捷，與用戶實際需求吻合。

4.2 集成電路測試結構文件上傳

針對集成電路測試管理系統而言，必須要將測試設備工作站所定義的測試結果文件輸入數據庫，最終才能構成數據分析報表。待晶圓測試完畢后，測試設備將構成晶圓測試結果的文件轉變成一個傳送信號，上傳到數據庫服務器，而服務器會依據文件發送信頭，最終接納測試結果文件。

針對測試管理系統為而言，為了確保其傳送速度，本文研究中實現了三個方面的優化處理：

（1）針對測試結果文件傳送而言，主要應用實時傳送原則，即傳送時機擇取為測試結果文件組成后，對以往分批次傳送方式進行了優化補充。從整體上來講，有助于預防文件過大而促使傳送速度滯后，對服務器正常運行具有一定的輔助作用;

（2）文件上傳后并未直接植入數據庫中，而是暫時存入原始數據暫存器中，有助于防止某些無效格式測試結果文件被上傳。譬如在測試中存在了人為中斷現象，而誘導某些測試數據最終轉變為冗余數據。經由原始數據暫存器剔除此類無效格式文件，能最大限度地確保數據庫文件的精準性。此外，經由原始數據暫存器對測試結果文件權限進行整合配置。譬如在存儲過程中可允許訪問統計結果，不允許訪問某些重要數據。從某種角度上來講，極大地提高了數據庫的安全性;

（3）針對測試管理系統開發而言，主要采用存儲過程進行統計，包括生產盤存月報、生產日報、周報、月報、季報、年報、設備異常報警率、生產良率表等。基于應用程序界面上，分開統計功能與查詢功能，應用統計功能對存儲過程進行調用，基于服務器端作用下對信息開展各類匯總作業，并錄入歷史存表中。而利用查詢功能自歷史表中對已計算數據進行調用，完善了系統性能，增強了查詢效率。

4.3 集成電路測試在線預警、測試數據查詢與分析

就集成電路測試在線預警功能模塊而言，主要因測試生產線工程師少，在測試過程中，無法及時發現出現的誤測或不良測試，為測試工程師及早發現問題提供了有力的幫助。而針對集成電路測試數據查詢而言，該模塊主要考慮到用戶對生產線實時數據具有查詢需求，涵蓋產品負責人、芯片產品、測試日期、測試站點等信息。同時，數據查詢模塊還可查詢各類良率分析報表，其中查詢功能與統計功能單獨使用，有助于用戶自主選擇，其查詢內容涵蓋測試平臺比較報表、良率分析年報、季報、月報、日報等。

5.結束語

綜上所述，本文主要以集成、高效、全方位、先進企業管理要求為出發點，進行集成電路測試管理系統開發設計，旨在提升集成電路企業管理水平，增強市場核心競爭力，對半導體測試行業中的企業生產管理系統具有至關重要的作用。在實際開發過程中，由于對現有測試生產線上出現的測試數據無法全面管理，故無法深入分析影響集成電路測試生產效率提高的因素，因此在前期做了大量設備與測試方法研究。在測試管理系統數據庫設計完成時，以前臺開發工具（Django）、后臺數據庫（MySQL）為導向，開發了與用戶操作需求的吻合的集成電路測試管理系統。在整體開發過程中，立足于數據庫并發控制、查詢優化等技術難題角度，確保了高效查詢速度與數據操作的完整性，最終集成電路測試管理系統實現了五個功能，包括測試數據錄入、測試結果文件上傳、產品測試在線預警、數據查詢與分析和測試運行相關報表生成，與企業信息化、自動化、精益化管理需求相一致，具有較大的應用前景。

參考文獻

[1]楊榮.面向模擬IC測試的高精度數字化儀的設計與實現[D].電子科技大學，2013.

[2]朱龍飛.混合集成電路測試系統上位機軟件設計[D].電子科技大學，2013.

[3]汪天偉.混合集成電路測試硬件電路測試板的設計[D].電子科技大學，2013.

[4]楊建軍.基于嵌入式技術的集成電路測試系統軟件設計[D].電子科技大學，2013.

[5]劉軍.漏電保護專用集成電路測試系統的設計與實現[D].電子科技大學，2013.

[6]竇艷杰.數字集成電路測試矢量輸入方法研究和軟件實現[D].電子科技大學，2012.

[7]周厚平.集成電路測試系統微小微電子參量校準技術研究[D].中國艦船研究院，2012.

[8]尹超平.基于VIIS-EM平臺的虛擬數字集成電路測試儀的研制[D].吉林大學，2013.

[9]盛諧輝.國家科技重大專項年度總結在京召開 于燮康獲得了“個人突出貢獻獎”長電科技、通富微電獲得了“應用工程優秀團隊獎”[J].半導體.光伏行業，2011（01）：56-57.

[10]蔡瑞青.基于Ultra-FLEX測試系統的集成電路測試開發[J].電子與封裝，2013（08）：20-21.

篇8

關鍵詞 電子科學與技術專業；實習基地；定向培養

中圖分類號：G642.0 文獻標識碼：B

文章編號：1671-489X（2014）02-0102-02

Exploration of School Enterprise Cooperation Mode of Electronic Science and Technology Specialty//Shi Jianxing， Xu Yanbin

Abstract Starting from the characteristics of Electronic Science and technology specialty， the training mode of school enterprise cooperation as a breakthrough point， to improve the students’ practical ability and training directly working talents as the goal， two aspects were summarized from the practice base construction and targeted training， explore the new road of school enterprise cooperation.

Key words electronic science and technology specialty； practice base； targeted training

2000年6月，國務院印發《鼓勵軟件產業和集成電路產業發展的若干政策》（國發2000〔18號〕），明確提出軟件產業和集成電路產業是國家戰略性新興產業，是國民經濟和社會信息化的重要基礎[1]。大力發展我國集成電路產業和軟件產業，是克服我國集成電路人才短缺，抓緊培養集成電路專業人才方面的重大舉措。隨著集成電路產業的飛速發展，國家和企業對集成電路各類人才的需求越來越多，對人才的要求也越來越高，這些都對電子科學與技術專業的本科教學提出了新的挑戰。高等學校在人才培養的模式上必須進行有效的改革，校企合作體制的實施和更深層次的建設是高校人才培養模式改革的重要方面之一。通過校企合作體制的開展和教學質量的不斷提高，使畢業生在準備就業的時候不僅具有深厚的理論功底，而且能夠學習和掌握相關的設計軟件，具有相關工作經驗和解決實際問題的能力，了解行業背景和企業需求，為培養直接上崗型人才打下了良好的基礎。

1 學校目前存在的問題

電子科學與技術專業是為國家和社會培養集成電路產業人才的重要專業分類。河北大學電子科學與技術專業的學生主要學習集成電路工藝和集成電路設計兩大類課程，其中集成電路設計又包括電路設計和版圖設計。通過兩年的專業基礎課和專業課的講授，學生可以了解和掌握集成電路制造過程中的各種工藝加工工序（如硅片的清洗、氧化、光刻和擴散等）、集成電路中常用的設計方法（如全定制、半定制、CPLD和FPGA等）和集成電路基本單元的版圖結構（如電阻、電容、BJT管和MOS管等）。雖然在理論授課的基礎上也開設了相應的實驗課程，但是實驗軟件落后，以及與社會生產實際相脫節的狀態十分嚴重。這里以集成電路版圖實驗為例來加以說明。

在集成電路版圖實驗教學過程中，由于經費的限制，只能通過免費或者低級的版圖繪制軟件來完成實驗教學工作。由于使用軟件功能上的落后，沒有辦法讓學生更好地了解如何對版圖進行設計規則檢查和電學規則檢查，不能清楚地知道設計規程檢查文件，不明白版圖后仿真和電路圖與版圖的比較過程中需要注意哪些事項，不知道實際生產中相關元件的版圖繪制方法，只能簡單地繪制出某個元器件的版圖，造成學生只是學習到了版圖設計中的一點兒皮毛，相關知識匱乏，不能很好地滿足企業的需求。

2 校企合作方案探索

實習基地的建立 2003年7月，教育部下發《教育部、科技部關于批準有關高等學校建設國家集成電路人才培養基地的通知》，通知中要求高校要大力推進“國家集成電路人才培養基地”的教學改革[1]。為了培養應用型的集成電路設計人才，了解企業需求，河北大學跟北京芯愿景軟件有限公司保定分公司簽訂了校企合作協議。這既能讓學生接觸到先進的設計軟件，增長自身技能，又能為企業培養所需的人才。

在簽訂了校企合作協議之后，雙方又制定了詳細的實習基地實施方案，主要從以下幾個方面入手。

首先，暑期畢業實習。學校的畢業生需要在大三之后大四之前的暑期進入實習單位完成畢業實習的工作。實習基地建立之后，企業可以接納電子科學與技術專業的學生進入單位實習并對學生提供培訓。學生要嚴格按照企業的上下班制度等要求自己。在為期一個月的實習過程中，學生開闊了眼界，增長了見識，掌握了實際生產中相關元件的版圖實現方法，明白了集成電路產業中各個環節的作用和實現方法，為就業奠定了良好的基礎。

其次，雙向選擇，深入了解。在暑假畢業實習完成之后，企業對實習的學生進行了綜合評定，學生也對企業和集成電路產業有了進一步的認識。通過雙向選擇的方式，學生可以在大四下學期畢業設計階段進入實習基地進行更深層次的學習。畢業設計實行雙導師制，由學校的指導教師和企業的指導教師共同指導學生完成畢業設計和畢業論文，保障學生能夠順利畢業。這既能增加學生的工作經驗，又能為企業本身培養所需的人才。

最后，除本科生的實習以外，還對集成電路工程的碩士生制定了實習計劃，并聘請了北京芯愿景軟件有限公司的兩名高級工程師擔任學校的兼職碩士生導師，對集成電路工程專業的碩士生進行聯合培養。企業根據不同層次的學生提供不同的培訓方案，以滿足各自的需要。

定向培養方案 校企合作的目的不僅僅是為了提高學生的能力，為就業打好基礎，也是為了為合作企業培養合格的人才，實現雙贏。因此，在專業課程教學過程中，根據校企合作協議以及市場對人才培養的需要，高校應該適時地調整教學方案。結合學校的實際情況，在本科教學過程中，從專業課開始到專業選修課，都融入了實際生產中會用到的相關內容。

如在數字集成電路原理與設計以及模擬集成電路原理與設計兩個專業課的講授過程中，凡是涉及集成電路設計方法和版圖設計部分的內容時，都融入了芯愿景有限公司的相關書籍或資料作為補充內容，讓學生更加直觀地了解企業在進行集成電路設計時是如何進行綜合考慮的。在數字集成電路綜合實驗和集成電路CAD課程設計這兩門實驗課中，采用芯愿景公司的軟件和素材進行案例教學，讓學生直觀地感受到芯片制作過程中模塊安排、虛擬結構單元、數字單元、模擬單元、有源器件、無源器件以及布局布線的相關知識，加深對集成電路芯片設計的認識。在集成電路版圖設計和集成電路版圖設計實驗兩門課程的開始過程中，從企業聘請了經驗豐富的工程師進入課堂幫助任課教師進行理論教學和實驗教學。

以上一系列的培養方案，使學生對集成電路設計流程有了更清楚的認識，讓學生了解到了企業對畢業生的需求，為合作企業培養了所需的人才，使企業減少了招聘風險，降低了成本。

3 結束語

校企合作的實踐教學模式，帶給學生的不僅是對書本知識的深化和技能技巧的訓練，更是一次記憶深刻的體驗，是一次寫在記憶中的成長經歷[2]。校企合作協議簽訂半年多來，經過2009級電子科學與技術專業學生在畢業設計環節中的檢驗，學生深刻地感受到在理論知識與實際應用相結合的過程中自己還存在哪些方面的欠缺，校園里所學習的理論知識在實際工作中發揮了哪些作用。實習經歷雖然短暫，但是學生收獲頗豐，最終都找到了理想的工作。

筆者深信，隨著校企合作的進一步開展和合作的進一步深入，致力于把合作真真正正地落到實處，帶給學生的將是更加豐富的工作經驗和待遇優越的就業崗位，帶給企業的將是源源不斷的就業生力軍和企業品牌的進一步推廣。

參考文獻

篇9

關鍵詞：數字電路；交通燈控制器；電路仿真

前言：數字電路早在上世紀中后期就已經形成，其主要由組合邏輯電路以及時序邏輯電路所組成。就當前的實際情況來看，交通燈控制器的顯示設計均采用單片機的原理，為了能夠尋求一種更加簡便的方法，設計者利用數字集成電路來完成交通燈控制器，并以此來實現十字路通信號燈的控制。通過一系列的仿真與修改，能夠得知，和傳統的設計方法相比，利用數字電路的技術，具有靈活性強、效率高以及成本低等特點。

1 交通燈控制器的設計要求

本次設計的交通燈控制器所工作的條件是由甲、乙兩個交叉路口所構成，通過對交通燈控制器的設計，要求其控制的任務是：在甲路口綠燈亮的同時，要求乙路口紅燈亮，這樣的狀態保持3s。在3s之后，甲路口綠燈停，黃燈亮，保持1s，1s之后甲路口的黃燈以及乙路口的紅燈同時停止，甲路口紅燈亮，乙路口綠燈亮，保持3s。3s之后乙路口的綠燈停，黃燈亮，保持1s，1s之后乙路口的黃燈滅，亮起紅燈，同時甲路口綠燈亮起，并以此循環。

而這時的交通燈控制系統被分為控制器和受控電路兩個部分，根據對交通燈控制器的具體設計要求，本次研究中需要設計出一個循環控制系統，并觀察其控制的狀態。在下文中，將重點介紹設計的具體方案。

2 交通燈控制器的具體設計方案

2.1主控制器的設計

根據實際情況來看，在十字路口，車輛通行主要有兩種情況：一種是在交通事故條件下要求車輛禁行。在這種情況下，十字路口的兩端均不通行，這是交通燈需要紅燈亮，倒計時功能停止，并保持閃爍的狀態；另一種就是無特殊情況的通行，主要包含四種情況：第一，最開始的時候，東西道路為通行狀態，綠燈亮，南北道路為禁行狀態，紅燈亮；第二，十字路口的道路全部禁行東西道路黃燈亮，南北道路紅燈閃爍；第三，東西道路禁行，紅燈亮，南北道路通行，綠燈亮；最后，十字路口全部禁行，南北道路黃燈亮，且東西道路紅燈閃爍。根據這種情況，主控制器要實現4種狀態，并分別定義為S0、S1、S2、S3。要想實現這4種電路，可以應用到數字電路技術[1]。設計如下圖所示：

在這個設計圖當中，我們利用的是兩塊74LS192芯片，K0表示清零，由位置1切換到2，K1和K2是交通道路特殊狀態的控制鍵，如果有特殊狀態按K1，特殊狀態處理后，再按K2，表示恢復了正常的通車控制。A、B、C三種信號均用于對信號燈的控制，同時C還兼做停止計時時的閃爍效果控制。

2.2狀態譯碼器的設計

上文中提到，主控制器在實際應用中會產生四種狀態，而狀態譯碼器則要求分別控制十字路口上紅、綠、黃燈的狀態，而這3種燈的狀態和主控制器的輸出可以用R1來表示。與此同時，利用信號真值表能夠設計出交通燈控制器狀態譯碼器的電路。

在本次設計中的數字電路技術，共分為8個雙向3態緩沖電路，在其輸入和輸出均為高阻態的狀態。高阻態就是指在應用過程中相當于沒有這個數字芯片。在本次研究的電路中，主要是實現紅燈的閃爍，無論是在十字路口的主干道和支干道，都能夠利用這個狀態譯碼器來進行控制[2]。

2.3倒計時計數器的設計

在這次的研究中，交通燈控制器的倒計時電路主要是利用數字芯片74LS192來進行設計。具體設計如下圖所示：

在倒計時電路的脈沖信號和交通道路特殊情況控制信號C經過與非門U5：A后，被送入到個位片U2的DN端口，而十位片則被連接到另外的Q3端口當中。通過預置數的方式來實現任意進制下倒計時電路的設計，并且十位和個位片U1和U2的預置數據要按照下表來進行設計：

通過上表能夠得知所預置的具體數值，由于U1和U2的預置時間是倒計時電路到0s時根據U1和U2的TCD信號經過或門U6：A之后才形成的，考慮到數字芯片的延遲特點，因此選擇03s時就對主控制器當中的U11產生出驅動脈沖，以此來實現U1和U2的預置數據最終能順利送達。

3 交通燈控制器的仿真結果

在本次研究設計完成之后，需要利用到Proteus的軟件來進行仿真檢測，這個軟件是英國一家公司專門的EDA的工具軟件。本次設計當中的所有數字集成芯片都可以在這個軟件的元件庫里找到[3]。在仿真檢測中，設計人員畫好仿真電路并修訂出元件的具體參數就能夠實現仿真。通過仿真，數字電路對于交通的燈的基本控制功能就能實現，同時還具有倒計時及時間設置功能，能夠被廣泛運用。

結論：本次研究設計是通過將數字電路的分析設計和電子設計自動化相互結合，能夠完成交通燈控制器中各個單元電路以及整體信號電路的設計。為了能夠進一步驗證該設計的準確性，本次研究還通過Proteus軟件來進行仿真觀察，通過仿真檢測，可以看出仿真的結果符合設計的具體要求，并達到了所預期的目的。本次設計的交通燈控制器是在數字電路的基礎上完成的，相比于傳統的單片機設計交通燈控制器，這種設計方法更加簡單便捷，不需要再次進行軟件的編程和調試，并且成本低廉，適合在實際應用中廣泛推廣。

參考文獻：

[1]宋朝君.基于數字電路的交通燈控制器的設計與仿真[J].電子技術與軟件工程，2013，11（20）：96-97.

[2]劉建華，龔校偉，崔雅君.交通燈控制器數字電路的設計及仿真[J].數字技術與應用，2012，10（01）：1-2+4.

[3]黃鴻鋒.交通燈控制器的設計與實現[J].中國集成電路，2010，12（07）：65-67.

篇10

關鍵詞：液晶電視；數字模塊；設計

隨著電視技術的不斷發展，LCD液晶電視銷量正在逐年以70%的速度上升。然而，這些不斷發展的技術都離不開數字模塊的設計開發。

該產品設計有兩路AV輸入、S_VIDEO輸入及兩路HDTV高清輸入、兩路HDMI輸入、PC輸入等。HDTV可達到1080P60Hz的高分辨率，HDMI支持1.2協議。

一、產品特點及設計目標

1.1產品的特點：

①該產品設計采用TRIDENT公司的SVP-AX32單芯片處理。

②信號端子功能強大。

1.2主要設計目標

①視頻信噪比≥40dB。

②視頻信號幅度：2.0±0.2Vp-p。

③音頻信噪比≥40dB。

④音頻失真率≤2%。

二、電路組成及原理簡介

①音視頻處理電路。音視頻處理電路由SinglechipSVP-AX32完成。音頻處理電路是將外部輸入的AV信號的Audio信號、HDMI信號等在SVP-AX32內部經過音頻矩陣電路、音頻解調電路、音頻處理電路、唇同步電路等處理轉換為數字及模擬音頻進行輸出。

視頻處理電路是將外部輸入的RF信號、AV信號、色差信號、復合視頻信號、HDMI信號等在SVP-AX32內部經過模擬矩陣電路、ADC轉換電路、3D視頻解碼、邊緣自適應逐行交織電路、增強的亮度/色度處理電路、GAMMA校正電路、LVDS傳輸電路等處理輸出LVDS信號及模擬視頻。

②控制電路的設計。主CPU、SUBMCU、程序存儲器（FLASH）、數據存儲器（SDRAM）、總線驅動器等組成的控制電路是產品的控制中心，控制和協調各部分電路的正常工作，實現產品的各種功能。

③音頻D/A轉換器。SVP-AX32輸出的數字音頻經外部D/A轉換，輸出模擬立體聲音頻信號。

④數據接口。I2C、RS232、JTAG等數據傳輸接口主要完成產品與外界的低速數據通信。

⑤電源管理電路。本產品正常工作電壓是9V、5V、3.3V、2.5V、1.2V。為降低待機功耗設計有可帶控制的LDO，當LDO控制端為低電平時輸出電壓為低，產品處于待機狀態。反之產品則正常工作。

三、測試結果討論

3.1主要測試儀器及設備

主要測試儀器有LT1610A高清信號源、FLUKE54200、5418、HS7100多制式彩色電視集中信號源、VM700T視頻分析儀、AV1485A射頻合成信號發生器等。

3.2測試結果

①視頻信噪比：最小41dB；②視頻信號幅度：2.0～2.1Vp-p；③音頻信噪比：最小43dB；④音頻失真率：最大0.4%。

3.3設計過程中解決的主要問題

①印制電路板的設計和制作。該產品的PCB設計對于防止EMC干擾等起到很大作用總結有以下幾點：

Memory設計。該產品采用的Memory是DDR-SDRAM，時鐘頻率高達250MHz，為防止EMC干擾。設計時采用數據線、地址線和差分對時鐘線最短化設計。為使電路穩定工作參考電壓Vref線寬設計在0.2mm以上，并且其退藕電容和分壓電阻盡可能接近IC引腳。

HDMI回路設計。為保證差分對阻抗在100歐姆±10%，在設計時線徑/線距采用5mil/5mil設計。并且線長度盡可能短。

CPU回路設計。為減小EMI在SPIFlash的數據/時鐘線和AX32間增加33歐姆的電阻。并且放置了0.1uF和10uF的退藕電容。

②可靠性設計。經過仔細分析電路的各個回路，對所有電解電容和三極管的實際耐壓值進行了測量，通過與產品設計電壓進行對比，以保證產品的可靠性。

四、結語

通過對該產品的主要技術指標測試，各項指標都有一定的余量，能夠很好的滿足用戶的要求。